摄像头采集，DVI输出显示

hotsauce · 发表于 2013-2-27 12:10:09

摄像头采集图像，cvbs输出进ADV7188得到ycbcr的串行码流，经FPGA处理送到DVI显示，现在的问题是如何在dvi上显示呢？dvi有vs，hs，de，pclk，我从摄像头采到的bt656的数据流也是有vs，hs，de，如何对数据流进行同步呢？我做了如下各种工作：

1. 将ycbcr码流中的y分量提取之后直接送给dvi的数据端口（相当于每两个pclk输出一个y），可以显示图像，但是图像是失真的，图像被拉伸了，图像的第一个像素点（0,0）不是位于屏幕的（0,0）点，而是随机的，而且部分区域显示有问题。

2. 将ycbcr码流中的y分量进行处理后送给dvi端口（每1个pclk输出一个y），可以显示图像，图像没有被拉伸，但是图像的第一个像素点（0,0）不是位于屏幕的（0,0）点，而是随机的，图像显示是没有问题的。

很困惑，不知道该如何进行数据的同步，小弟是新人，希望各位大牛指点一下，谢谢了！

Eworm001 · 发表于 2013-2-27 12:16:45

图像的第一个像素点（0,0）不是位于屏幕的（0,0）点应该是hs，vs的时序引起的

蓝色风暴@FPGA · 发表于 2013-2-27 13:34:24

你需要重新产生一个hs、vs
然后将ycbcr数据同步在该时序hs、vs上，最后送至DVI
当然需要SDRAM缓存

hotsauce · 发表于 2013-2-27 18:26:57

蓝色风暴@FPGA 发表于 2013-2-27 13:34
你需要重新产生一个hs、vs
然后将ycbcr数据同步在该时序hs、vs上，最后送至DVI
当然需要SDRAM缓存 ...

我没有用sdram，今天调试的时候可以正常显示满屏的图像了，但是帧同步还是有些问题，有时候起始位置还是不对

蓝色风暴@FPGA · 发表于 2013-2-27 20:54:48

hotsauce 发表于 2013-2-27 18:26
我没有用sdram，今天调试的时候可以正常显示满屏的图像了，但是帧同步还是有些问题，有时候起始位置还是 ...

就是因为没有用SDRAM缓存，所以做不到帧同步，锁定不了第一行

hotsauce · 发表于 2013-2-28 12:04:12

蓝色风暴@FPGA 发表于 2013-2-27 20:54
就是因为没有用SDRAM缓存，所以做不到帧同步，锁定不了第一行

可以不用SDRAM吗？如果不用的话，需要怎样做到同步呢？

zjixxw · 发表于 2013-3-27 10:42:49

请问一下楼主用的是什么牌子的摄像头？

loywong · 发表于 2013-3-27 13:13:52

本帖最后由 loywong 于 2013-3-27 13:15 编辑

hotsauce 发表于 2013-2-28 12:04
可以不用SDRAM吗？如果不用的话，需要怎样做到同步呢？

大点的FIFO也行, 不知道是不是altera的, altera可以用qsys(sopc builder),用clocked video in/out 做rgb接口和dvi(phy needed?),完全用avalon的stream interface, cked video in/out都需要配置内部FIFO. 如果需要处理器参与, 可以用sg-dma.

同步问题, cked video in/out是用stream if的sop(包头)和eop(包尾)标志处理的.

<dvi没做过, 上述言论, 仅供参考>

摄像头采集，DVI输出显示

阿莫论坛20周年了！感谢大家的支持与爱护！！