搜索
bottom↓
回复: 6

用sdram做图像帧缓存,控制器用了FIFO,第一个像素点如何...

[复制链接]

出0入0汤圆

发表于 2012-12-12 18:08:54 | 显示全部楼层 |阅读模式
用sdram做图像帧缓存,数据进入sdram控制器前加了缓冲FIFO,sdram是整页读写模式,不加fifo貌似前后速度不匹配

数据从sdram控制器出来的时候也加了fifo,请问每帧图像的第一个像素点如何确定呢。

输入输出信号为:图像数据【23:0】,HSYNC , VSYNC  ,  DATACLK。

请各位大神指点。。。

阿莫论坛20周年了!感谢大家的支持与爱护!!

你熬了10碗粥,别人一桶水倒进去,淘走90碗,剩下10碗给你,你看似没亏,其实你那10碗已经没有之前的裹腹了,人家的一桶水换90碗,继续卖。说白了,通货膨胀就是,你的钱是挣来的,他的钱是印来的,掺和在一起,你的钱就贬值了。

出0入0汤圆

发表于 2012-12-12 18:11:22 | 显示全部楼层
请问每帧图像的第一个像素点如何确定----------  你问的是 位置, 是吧?

出0入0汤圆

 楼主| 发表于 2012-12-12 18:15:09 | 显示全部楼层
mcucow 发表于 2012-12-12 18:11
请问每帧图像的第一个像素点如何确定----------  你问的是 位置, 是吧?

比如我把第一个像素点放在000地址,然后之后每个像素点地址累加。。。下一帧图的第一个像素点放在100地址,然后之后每个像素点地址累加。。

现在数据经过了fifo之后,与vsync不同步了。所以有了此问。。。

出0入0汤圆

发表于 2012-12-12 18:17:05 | 显示全部楼层
vsync脚的信号也同步的保存在FIFO里

出0入0汤圆

 楼主| 发表于 2012-12-12 18:21:14 | 显示全部楼层
lcw_swust 发表于 2012-12-12 18:17
vsync脚的信号也同步的保存在FIFO里

soga。。。原来这样就能搞定。。。我表示我BC了。。。

出0入0汤圆

发表于 2012-12-12 23:10:02 | 显示全部楼层
一般做法是 FPGA产生一个VGA时序,除了上面的HS VS DataCLK 外 还有一个DE ,DE信号高表示数据有效,根据DE来读SDRAM 就可以了。

出0入0汤圆

发表于 2012-12-13 09:22:36 | 显示全部楼层
写SDRAM用的时序是你输入的vsync、hsync、DE
读SDRAM就用你自己独立产生的vsync、hsync、DE
当然两者分辨率要相同
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-10-3 21:22

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表