Verilog 串口求助

zuqiuxiaozi · 发表于 2012-10-31 15:36:44

小弟第一次做串口，只完成了单字节收发，我想一次收发多个字节，但怎么弄也搞不定，现在把程序发上来，希望大家帮我看看，给我点建议，谢谢大家了！！！这个程序是我修改过的收发有问题，主要是让大家看看我的时钟方面设置的是否正确。接收发送两端是否匹配。

zuqiuxiaozi · 发表于 2012-10-31 15:41:09

附个程序

tiancaigao7 · 发表于 2012-10-31 16:32:08

只要可以实现单字节，多字节一样的，不需要修改这个模块，而是增加一个FIFO来保存要发送的数据，之后，不断的将要发送的数据送入数据线，然后出发发送就可以。

zuqiuxiaozi · 发表于 2012-10-31 17:11:08

用FPGA做串口一定要用FIFO吗？实际用的串口大部分都是一次要接收和发送多个字节的，肯定不能一次只收发一个字节吧！

snail_dongbin · 发表于 2012-11-1 11:03:29

不对吧？我知道的单片机都是一次接受一个字节，sbuf是个中转站，程序换到其他的缓存中，接受结束标志位，plc也是入此，fpga我也懂点，没听说可以一次很多个！除非你接受的数据位数固定，不然，你的时序怎么控制？

zuqiuxiaozi · 发表于 2012-11-1 11:14:48

按照一位起始位八位数据位一位停止位也不行吗！FPGA不可能实现不了多字节的收发吧！！！！

mayiqing888 · 发表于 2012-11-1 11:21:14

我这里有个几个月前论坛里的某人发的文件，可以用的，你试试吧

zuqiuxiaozi · 发表于 2012-11-1 11:31:15

试过了吗？先谢谢了！！

mayiqing888 · 发表于 2012-11-1 11:41:37

这个是可以收发多字符，但还有一定的误码率，也不低~不过确实可以用

zuqiuxiaozi · 发表于 2012-11-1 12:46:57

误码有点太高了吧，我感觉已经是错误了

阿莫论坛20周年了！感谢大家的支持与爱护！！