急问：SPARTAN6 XC6SLX9 下载程序时芯片扫描不到的问题？

lanpad · 发表于 2012-10-27 12:39:19

本帖最后由 lanpad 于 2012-10-27 12:47 编辑

用的是SPARTAN6 XC6SLX9
Platform Flash用的是XCF02S
Boundary Scan—— Initialize Chain时显示出错，如图 error.jpg

可我是完全按照手册里的配置原理图画的，反复检查过许多遍了，手册里的配置电路图configuration.jpg

我的板子VCCO一律取为3.3V
VCCAUX为2.5V
FPGA的VCCINT为1.2V
XCF02S的VCCINT为3.3V（参见XCF02S的手册）

我画的原理图如图 FPGA.jpg 所示

请问专家是什么问题？
手册里是否有错误？
补充：

测量发现FPGA的INIT_B管脚虽然按照手册里说的加了上拉，但仍然是低电平，上拉不上去

pocker5200 · 发表于 2012-10-28 19:27:15

确定原理图没问题的话就去查硬件，当然这是废话……
你的jtag接口参考电平是多少，JP9跳线接的是2.5V么。
cclk上的100欧上拉去掉，看不到实物，只能帮到这里了。

zkf0100007 · 发表于 2012-10-28 23:50:45

电源要稳，纹波什么的，还有扫描链不能太长

rx_78gp02a · 发表于 2012-10-28 23:57:34

时钟用100欧姆的上拉是不是太小了，有被拉屎的嫌疑！

lanpad · 发表于 2012-10-29 11:17:50

解决了，在xilinx另外一份文档《Platform Flash In-System Programmable Configuration PROMS》中
看到这样一张图，
跟SPARTAN 6 pdf里不一样，
照着这个跳线试了一下，可以了。

不知道xilinx这pdf是怎么给的？
都是Master Serial模式啊！

lanpad · 发表于 2012-11-4 16:15:36

rx_78gp02a 发表于 2012-10-28 23:57
时钟用100欧姆的上拉是不是太小了，有被拉屎的嫌疑！

文档中的注释给的时钟参考电路

rx_78gp02a · 发表于 2012-11-4 21:22:54

lanpad 发表于 2012-11-4 16:15
文档中的注释给的时钟参考电路

文档的时钟用的是上下拉，也就是并行终端，考虑的是信号完整性问题，你的图只有上拉没有下拉，作用完全不同了

急问：SPARTAN6 XC6SLX9 下载程序时芯片扫描不到的问题？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源