FPGA

baobaodreamer · 发表于 2012-10-3 19:45:23

在ISE中调用spartan3e系列的DCMIP核，为什么locked一直不能稳定呢即没有输出，请教呀

rx_78gp02a · 发表于 2012-10-4 14:14:31

可能性太多，不可能猜出原因！

baobaodreamer · 发表于 2012-10-4 14:34:26

[img]file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/597574939/QQ/WinTemp/RichOle/%7D)[THT_(UBCGLY)7P%7D[P]%7DD.jpg[/img]
file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/597574939/QQ/WinTemp/RichOle/S6U)HXU%7DI4M%7DF6%7DIVUQ1Z40.jpg ，请问locked为什么不能输出1呢

baobaodreamer · 发表于 2012-10-4 14:37:12

rx_78gp02a 发表于 2012-10-4 14:14
可能性太多，不可能猜出原因！

请问是什么原因locked不能输出为1呢

rx_78gp02a · 发表于 2012-10-4 15:05:38

结构没看出问题，输入时钟频率是多少，有没有超范围（不能太低也不能太高）。建议烧入芯片看看有没有输出

baobaodreamer · 发表于 2012-10-4 19:24:51

rx_78gp02a 发表于 2012-10-4 15:05
结构没看出问题，输入时钟频率是多少，有没有超范围（不能太低也不能太高）。建议烧入芯片看看有没有输出 ...

下载到FPGA中可以输出1.
有一个问题就是软仿的时候复位首先置0时才能输出波形，下载到板子的时候需要将复位信号置1，否则出现时钟不对的问题

rx_78gp02a · 发表于 2012-10-4 19:46:22

rst是高复位信号，复位拉高之后至少要保持三个输入时钟周期才能被拉低，否则不能正常运行。

FPGA

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源