DCM

baobaodreamer · 发表于 2012-9-28 15:32:21

在SPARTAN3e的芯片上如何使用DCM，一个外部时钟50Mhz，然后需要133mhz的和266mhz（0和90°相移的），也就是说需要三个DCM,第一级的输出作为第二个的输入，第二个的输出作为第三个的输入，综合是没有问题的，仿真的时候时钟就输出不来
file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/597574939/QQ/WinTemp/RichOle/RE0UNARN]2R3K0YA%258TBA%7DJ.jpg

baobaodreamer · 发表于 2012-9-28 16:30:17

大家帮忙出出主意呗

arda · 发表于 2012-9-28 16:42:47

DDR clk? 你为什么不直接用 xilinx提供的？

wye11083 · 发表于 2012-9-28 16:56:12

DCM的RST输入必须为0时才会启动，且串接的DCM必须用16位移位寄存器转接RST，才能保证后端DCM正常启动。

y595906642 · 发表于 2012-9-28 17:10:59

ISE里面有IP核直接调用就可以了不用自己做

baobaodreamer · 发表于 2012-9-28 17:14:49

wye11083 发表于 2012-9-28 16:56
DCM的RST输入必须为0时才会启动，且串接的DCM必须用16位移位寄存器转接RST，才能保证后端DCM正常启动。 ...

非常感谢复位信号

搞反了

baobaodreamer · 发表于 2012-9-28 17:16:03

y595906642 发表于 2012-9-28 17:10
ISE里面有IP核直接调用就可以了不用自己做

用的是IP核，是复位信号搞反了

y595906642 · 发表于 2012-9-28 17:22:12

baobaodreamer 发表于 2012-9-28 17:16
用的是IP核，是复位信号搞反了

xilinx 的复位很恶心一会0 一会1的

wye11083 · 发表于 2012-9-28 18:16:09

y595906642 发表于 2012-9-28 17:22
xilinx 的复位很恶心一会0 一会1的

错。XILINX的定义和ALTERA大抵相似，凡后面带_n的是0有效，否则是1有效。对FPGA来说，很多部件都是1有效的。否则，还得添加一个额外的反相器（LUT）

y595906642 · 发表于 2012-9-28 18:41:41

wye11083 发表于 2012-9-28 18:16
错。XILINX的定义和ALTERA大抵相似，凡后面带_n的是0有效，否则是1有效。对FPGA来说，很多部件都是1有效 ...

问题就是这个DCM的没有标注，
如果不仔细看文档的话就不知道，
我曾经遇到过和你一样的问题，
DCM死活没反应

wye11083 · 发表于 2012-9-28 22:50:57

y595906642 发表于 2012-9-28 18:41
问题就是这个DCM的没有标注，
如果不仔细看文档的话就不知道，
我曾经遇到过和你一样的问题，

。。不是我的问题，是LZ的问题。。我现在除了复位信号用低电平有效外，其它全是高电平有效。连到DCM的GRST除外，GRST反相再接RST端。

DCM

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！