搜索
bottom↓
回复: 8

请问FPGA可否输入负电平?

[复制链接]

出0入0汤圆

发表于 2012-8-13 21:24:54 | 显示全部楼层 |阅读模式
要检测一个峰峰值-1.5V~+1.5V的正弦信号的过零点(50KHz)

怕引起毛刺,不想加脉冲整形电路了

请问能否直接将 -1.5V~+1.5V的正弦信号输入给FPGA的管脚,然后用高倍时钟采样判断过零点?

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入442汤圆

发表于 2012-8-13 21:28:55 | 显示全部楼层
不行。负压会损坏FPGA输入电路。可以加电阻桥把电压拉到+0V以上。

出0入0汤圆

发表于 2012-8-14 03:01:14 | 显示全部楼层
感觉把电阻拉到+0V也没法检测过0点

出0入0汤圆

发表于 2012-8-14 06:19:07 来自手机 | 显示全部楼层
首先不能直接引入负电压,其次数字引脚也不能检测模拟信号。

出10入10汤圆

发表于 2012-8-14 08:04:22 | 显示全部楼层
整流后转换为脉冲

出0入4汤圆

发表于 2012-8-14 08:27:25 | 显示全部楼层
据我所知,FPGA不能加负压,并且识别高电平至少得超过1.8V,建议还是整形下再处理吧

出0入0汤圆

 楼主| 发表于 2012-8-14 22:17:12 | 显示全部楼层
谢谢各位

出0入0汤圆

发表于 2012-8-14 22:25:01 | 显示全部楼层
楼主不看器件手册的吗?

出0入0汤圆

发表于 2012-8-14 23:47:50 来自手机 | 显示全部楼层
又一个纯数字工程师。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 09:25

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表