学习FPGA要学Verilog 或 VHDL语言的一点问题

qq252537834 · 发表于 2012-7-26 14:00:13

这种语言能直接拿出来学吗，就是你不接触FPGA，只是把它当作一门语言来学，这样好吗？

Verilog 和VHDL有什么不同吗，那应该学哪个？

新手求指导。

albert_w · 发表于 2012-7-26 14:05:48

这语言好简单,如果你不搞应用的话. 如果有c经验,verilog比较接近一点

bynce · 发表于 2012-7-26 14:07:18

就是一个语言。多亏比较简单的。有很多EDA工具。没事自己就练习一下。

两个语言差别就是名字不同。内容不同。哈哈！！！！ Verilog语言用的人多一点吧。最好两个都了解一下。很多都是两个都用的。

orange-208 · 发表于 2012-7-28 17:14:53

先学习Verilog、、、

ifuleu · 发表于 2012-7-28 20:36:21

是不是Verilog可以少打点字

shi562142022 · 发表于 2012-7-29 09:12:26

个人觉得现在学verilog好一些，他跟C有点相近，学起来容易入门

RUANJI · 发表于 2012-7-29 09:17:39

感觉学起来还是蛋疼，当时看夏宇闻老师的那本书，真是蛋都碎了。后来经过实践了，才慢慢懂了。

evanwangyi · 发表于 2013-2-23 18:09:22

mark, thanks.

Fourier00 · 发表于 2013-2-23 20:04:43

verilog 一天就可以学会如果只写 RTL

nnimo · 发表于 2013-2-27 09:28:36

只学软件，这样的人非常多，大家都来本小利大，结果就是没法得到高收入。。。想想原因啦

s471513142 · 发表于 2013-2-27 09:36:39

提示: 作者被禁止或删除内容自动屏蔽

行胜于言 · 发表于 2013-3-3 22:42:11

要了解硬件结构，这是最重要的。语言就是工具，只是描述你所做的设计，所以不懂硬件，根本不会描述，就不会写出优秀的描述性语言。

lukehua · 发表于 2013-3-5 23:04:49

VHDL吧，基础一点，比较规范，一般是本科生学VHDL研究生学Verilog

阿莫论坛20周年了！感谢大家的支持与爱护！！