|
本帖最后由 zhang2008wen 于 2012-7-22 22:13 编辑
各位老大。我开始学习FPGA,CPLD,现在使用的是EPM240,关于EPM240我现在有几个问题很困惑,
1:EPM240的时钟是如何呢,我现在手上的线路板没有晶振,那么是否使用的是EPM240的内部时钟,如果是内部时钟,那么时钟是多少呢?
2:如果我们要再EPM240的一个管脚输出一个1S 方波。那么延时电路板改如何做呢?
在单片机中,我们一般使用 for 循环,用一个计数器就可以了。在verilog CPLD中也是这样的吗?
小弟程序如下,问题很多,不知错在哪里了。
module LED01 ( LED1, );
output LED1 ;
integer SUM;
//assign LED1 = 1'b0 ;
for( SUM =1 ; SUM < 200 ; SUM = SUM+1 )
begin
if ( SUM < 100 )
begin
assign LED1 = 1'b0 ;
end
else
begin
assign LED1 = 1'b1 ;
end
end
endmodule
|
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|