有谁搞过FPGA与FPGA之间进行LVDS通信？新人求指导！

虎啸山林 · 发表于 2012-7-4 00:17:05

新人求指导，求相关电路或说明！

chinabn · 发表于 2012-7-4 08:39:41

基本不太实用！

serapha123 · 发表于 2012-7-4 09:07:00

我也在做这个，自己搞不定。再找人做呢

wye11083 · 发表于 2012-7-4 09:13:22

LVDS？考虑软SERDES吧。时钟最好也跟信号一起传送，然后在末端利用DLL锁相。建议用LVPECL了，比LVDS快。CML老片子不支持。

xiaocat85 · 发表于 2012-7-4 09:24:40

很多低端的FPGA都支持LVDS，电平做成2.5V，软件设置一下即可，时钟有可以通过LVDS走

虎啸山林 · 发表于 2012-7-4 22:32:44

serapha123 发表于 2012-7-4 09:07
我也在做这个，自己搞不定。再找人做呢

能加好友交流吗？我的QQ：459246506

stdio · 发表于 2012-7-4 23:34:33

这个好像可以问厂家的FAE，上次来讲座的时候，他们提到了这个。

TGDong · 发表于 2014-4-24 15:52:16

不知楼主现在FPGA和FPGA之间有没有实现LVDS的通信呢？中间有遇到什么问题吗？我现在也需要实现两片FPGA之间的LVDS通信

阿莫论坛20周年了！感谢大家的支持与爱护！！