|
目前本人在自学verilog HDL,刚刚起步(业余时间学习也就半个月),买了一本书《Verilog HDL入门(第三版)》,书中第33页部分内容如下:
********************************************************************************
若wire类型(或者tri类型)的线网由多个驱动源驱动,则线网的有效值由下表决定
下面举例说明:
assign mode_enable = clk_enable & clk_mode;
...
assign mode_enable = clk_enable ^ clk_mode;
在这个例子中,mode_enable有两个驱动源,分别为clk_enable和clk_mode。两个驱动源的值(表达式等号右侧的两项)用于在上表中作索引,以便决定mode_enable的有效值。由于mode_enable是一个向量,每位的值需要独立计算。例如,若clk_enable的值为01x,且clk_mode的值为11z,则mode_enable的有效值是x1x(第1位0和1在表中索引到x,第2位1和1在表中索引到1,第3位x和z在表中索引到x)。
********************************************************************************
引用结束,作为一个初学者问题如下(由于初学,仿真验证什么的还不会,这个入门要比单片机复杂):
书中所说mode_enable的两个驱动源是clk_enable和clk_mode,(好像)只与这两个变量的值有关,而与后面那两个表达式无关,那表达式(无论做什么运算)不是显得毫无意义了?
而我觉得这两个驱动源应该分别是【clk_enable&clk_mode】和【clk_enable^clk_mode】,应该是这两个表达的运算结果去查表。
我现在很迷茫,还没入门,不知道我的理解哪里有误区,请大家多多帮忙! |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|