FPGA的问题，一块板子的命运

xuzhengan123 · 发表于 2012-4-10 17:33:56

画了一块FPGA的板子，Cyclone3的FPGA，设计原理图的时候，把FPGA的CLK4，CLK5，CLK6，CLK7当做可用IO连接在了SDRAM上，由于这款FPGA的IO很少，所以迫不得已把CLK管脚也用上了，在分配管脚的时候提示不能把CLK这些管脚当做output，问下大家，有木有解决办法？CLK管脚真的不能当做IO来用吗？

fishplj2000 · 发表于 2012-4-10 18:47:49

Pin Planner中看是不是复用时钟管脚，如果是的，应该可以用
我记得cyclone II中的CLK4，CLK5，CLK6，CLK7都是复用管脚，即可以当时钟输入脚，又可以当普通IO

alphalovelife · 发表于 2012-4-10 19:33:09

clk只能做输入

pocker5200 · 发表于 2012-4-10 20:57:43

看芯片手册，那些CLK管脚是否是IO复用管脚，是得话就没问题。
芯片每个BANK的最大输出引脚数量是有限制的，这个也要注意。

wye11083 · 发表于 2012-4-10 22:27:31

CLK管脚只能输入！不要把IO接成输出。

guolh_bj · 发表于 2012-4-10 22:47:38

没戏啊，只有重新制板了～

xxl88 · 发表于 2012-4-10 23:43:32

不能直接作为IO的

Fpang2006 · 发表于 2012-4-12 08:39:26

CLK只能输入，不能输出的，如果是复用IO的，就可以在软件里面设置

skycomm · 发表于 2012-4-12 08:53:32

改版吧 clk只能做输入

qingyin2009 · 发表于 2012-4-12 09:08:32

额，不太懂

kunpeng032 · 发表于 2012-4-12 09:47:23

手册里面讲过，只能作为输入，不可以作为输出吧。。。

ypradio · 发表于 2012-4-12 16:35:49

中奖了，呵呵！
原理图和layout时居然没有考虑过这个问题？

denike · 发表于 2012-4-12 17:32:40

CLK管脚只能输入！不要把IO接成输出。

llssr · 发表于 2012-4-12 17:47:03

这就是设计时不注意ds才造成这样的后果

lkl10800139 · 发表于 2012-5-4 13:19:53

cpld max ii是可以的：

FPGA的问题，一块板子的命运

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源