搜索
bottom↓
回复: 21

什么都扔了,面对远方,我纠结了~~~

[复制链接]

出0入0汤圆

发表于 2011-8-19 21:40:04 | 显示全部楼层 |阅读模式
我今天感觉很奇怪,做的4×4键盘,接在fpga中,接好后,也能显示了,我是先接在led上面,好观察我的按键功能对不对,结果,很不稳定,手放在靠近fpga的地方,led显示就会改变,我想,手放在靠近的地方,中间隔了很多空气是吧?应该不触碰到按键吧,既然按键没有改变,也就是说明输入没有变化,那么输入没有变化,fpga会自己改变显示的数据?如果说fpga能自己改变输出,那么手没有放在fpga旁边的时候,为什么输出的led没有改变?
后来换了一个人家用的好的4×4,也不行。
后来干脆我把4×4给扔了,结果还是手放在旁边,就改变。
后来我干脆把导线也扔了,不改变了。
于是我纠结了。。。。

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入0汤圆

 楼主| 发表于 2011-8-19 21:42:31 | 显示全部楼层
貌似放在fpga里面不太好,放在单片机的论坛里面比较好

出0入0汤圆

发表于 2011-8-19 22:15:21 | 显示全部楼层
导线感应脉冲,而FPGA对脉冲很灵敏的

出0入0汤圆

发表于 2011-8-19 22:19:40 | 显示全部楼层
只说结果,不讲过程
may god bless you

楼主是不是没有添加必要的上下拉电阻还是FPGA引脚设置错误?
对于2楼提到的问题,可以先简单家电容滤波试下
后续考虑其它方案

=========================================================
修改原因:添加

出0入0汤圆

发表于 2011-8-20 08:07:15 | 显示全部楼层
别人能用,我也能用,但你不能用。不用纠结了吧。

出0入0汤圆

发表于 2011-8-20 08:08:51 | 显示全部楼层
检查电源吧。加滤波电容和0.1UF电容,很神奇的。

出0入0汤圆

 楼主| 发表于 2011-8-20 21:21:40 | 显示全部楼层
回复【5楼】gongnn 魔法师
-----------------------------------------------------------------------

回复【3楼】283868130
-----------------------------------------------------------------------

回复【2楼】888888888888
-----------------------------------------------------------------------

鉴于楼上几位仁兄的建议,我决定了,采用含有上下拉电阻和滤波电容的4×4键盘,确实很有道理啊,FPGA能检测到高频信号,所以对微弱的高频脉冲很敏感,看来4×4不适合FPGA啊,怪不得网上FPGA&&4×4的信息不多啊

出0入0汤圆

 楼主| 发表于 2011-8-21 11:34:11 | 显示全部楼层
回复【5楼】gongnn 魔法师
-----------------------------------------------------------------------

回复【4楼】40130064
-----------------------------------------------------------------------

回复【3楼】283868130
-----------------------------------------------------------------------

回复【2楼】888888888888
-----------------------------------------------------------------------

回复上面诸位仁兄,4×4键盘是没有问题的,仅仅是简单的4×4键盘也能用,我试过了,现在明白了,为什么不对,是因为我之前没有处理好抖动,是软件方面的,结果我改变了抖动消除程序,就好了,可能fpga也没有那么灵敏啊~~

下面附上我的verilog扫描4×4键盘的程序。

出0入0汤圆

 楼主| 发表于 2011-8-21 11:36:26 | 显示全部楼层
module key
(
clk,
row,
col,
key_value
);



input clk;
input [3:0] row;
output [3:0] col;
output [7:0] key_value;


reg [3:0] col;
reg [7:0] key_value;


reg [30:0] counter;
reg [2:0] state;
reg key_flag;
reg [3:0] col_reg;
reg [3:0] row_reg;

       
always @(posedge clk)
        begin
                        case (state)
                        0:
                                begin
                                        col[3:0]<=4'b0000;
                                        if(row[3:0]!=4'b1111) begin state=1;col[3:0]=4'b1110;end
                                        else state=0;
                                end
                        1:
                                begin
                                        if(row[3:0]!=4'b1111) begin state=5; end
                                        else        begin state=2;col[3:0]=4'b1101;end
                                end
                        2:
                                begin
                                        if(row[3:0]!=4'b1111) begin state=5; end
                                        else        begin state=3;col[3:0]=4'b1011;end
                                end
                        3:
                                begin
                                        if(row[3:0]!=4'b1111) begin state=5; end
                                        else        begin state=4;col[3:0]=4'b0111;end
                                end
                        4:
                                begin
                                        if(row[3:0]!=4'b1111) begin state<=5;end
                                        else        state<=0;
                                end
                        5:
                                begin
                                        if(row[3:0]!=4'b1111)
///////////////////////////////////////此处就是我修改的消除抖动程序,>=50ms的是输入,<=50ms的是抖动///////////////////
                                                begin
                                                        counter<=counter+1;
                                                        state=5;
                                                        if(counter==31'd500000)
                                                        begin
                                                                col_reg=col;
                                                                row_reg=row;
                                                                counter<=0;
                                                        end
                                                               
                                                end
//////////////////////////////////////////////////////消除结束啊/////////////////////////////////////////////////////
                                        else
                                                begin state=0;end
                                end
                        endcase
        end


always @(posedge clk)
                begin
               
                                                                                case ({col_reg,row_reg})
                                                                                        8'b1110_1110:        key_value<=8'd100;
                                                                                        8'b1110_1101:        key_value<=8'd70;
                                                                                        8'b1110_1011:        key_value<=8'd60;
                                                                                        8'b1110_0111:        key_value<=8'd50;

                                                                                        8'b1101_1110:        key_value<=8'd40;
                                                                                        8'b1101_1101:        key_value<=8'd30;
                                                                                        8'b1101_1011:        key_value<=8'd20;
                                                                                        8'b1101_0111:        key_value<=8'd18;

                                                                                        8'b1011_1110:        key_value<=8'd16;
                                                                                        8'b1011_1101:        key_value<=8'd14;
                                                                                        8'b1011_1011:        key_value<=8'd12;
                                                                                        8'b1011_0111:        key_value<=8'd10;

                                                                                        8'b0111_1110:        key_value<=8'd8;
                                                                                        8'b0111_1101:        key_value<=8'd6;
                                                                                        8'b0111_1011:        key_value<=8'd4;
                                                                                        8'b0111_0111:        key_value<=8'd2;
                                                                                endcase
       
                end
endmodule

出0入0汤圆

发表于 2011-8-21 11:44:20 | 显示全部楼层
那你们的PGA还运行起来还是可以的,我的就不知道是什么原因了,开始能天正常工作,工作不到五分钟就直接死了!哎!这东西真不知道怎么办了!

出0入0汤圆

发表于 2011-8-21 14:20:57 | 显示全部楼层
受教了。

出0入0汤圆

发表于 2011-8-21 16:01:37 | 显示全部楼层
回复【9楼】TigerRay
-----------------------------------------------------------------------

如果是跑软核,这问题可能是干扰造成的,要在电源和SDRAM时钟相位上狠下功夫。

出0入0汤圆

 楼主| 发表于 2011-8-22 16:10:15 | 显示全部楼层
回复【11楼】40130064
-----------------------------------------------------------------------

软核还是硬核在电源、SDRAM面前有什么区别吗?

出0入0汤圆

发表于 2011-8-22 17:07:47 | 显示全部楼层
回复【12楼】xtqxtq111
-----------------------------------------------------------------------
软核还是硬核在电源、SDRAM面前有什么区别吗?

这个问题和我回复没关系吧。



如果是跑软核——意思是会用到PLL倍频和SDRAM,否则就没什么意思了。

PLL是模拟电路,这个干扰就不用说了。SDRAM和大量的电源走线需自己布,布得不好的话就会有严重干扰。

因为各种数据是在SDRAM中,而处理器在FPGA中,读写SDRAM中数据出错的话,就挂了。

要程序能稳定运行,读写SDRAM数据就必须对。要读对的话就必须保证SDRAM的时钟和处理器的时钟配合好,就有个相位问题。

出0入0汤圆

发表于 2011-8-22 17:14:13 | 显示全部楼层
我有好几块FPGA板子,但同一个NIOS程序在不同板子上跑效果是不同的。都要调PLL时钟相位才能稳定。

出0入0汤圆

发表于 2011-8-22 17:26:04 | 显示全部楼层
接触NIOS一年多了,也算是入门了。但实际中没能用得到产品上。现在放弃了,专心学VHDL数字电路。

出0入0汤圆

 楼主| 发表于 2011-8-23 09:11:10 | 显示全部楼层
回复【15楼】40130064
-----------------------------------------------------------------------

额~~我学fpga两个月,已经认识到nios没有多大用处了~~~~~~~
不知道为什么就感觉用nios还不如用arm了。
开始很尊崇nios的,直到后来学nios的同学都放弃了,我也放弃了,它没有发挥fpga的优势,和fpga完全是不同的风格。

你说的,我也很赞同啊,我的sdram一直都用经验值-75deg。

出0入0汤圆

发表于 2011-8-23 21:52:22 | 显示全部楼层
Mark

出0入0汤圆

发表于 2011-8-26 06:31:05 | 显示全部楼层
应该是按键引线是悬浮的, 没有上拉或下拉, 接上一个电阻就好了.

出0入0汤圆

 楼主| 发表于 2011-8-26 10:24:18 | 显示全部楼层
回复【18楼】osoon2008 消灭零回复
-----------------------------------------------------------------------

是有这么一种说法,这就是硬件去抖啊,不过软件延时似乎更好用一些。我在考虑是不是有的程序不允许软件延时消抖啊。。。

出0入0汤圆

发表于 2011-8-26 17:31:02 | 显示全部楼层
有干扰   群脉冲 或者静电   加个磁环试试

出0入0汤圆

 楼主| 发表于 2011-8-26 19:39:01 | 显示全部楼层
不得不说大家都是高精密仪器的,说出来的都是这么深奥的东西,以后我也做很精密的仪器的时候,一定会来看看这些帖子...
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 13:31

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表