modisim仿真不了，报出错

yz_altang

我刚接触cpld，连接仿真时总是报错，错误信息如下，请帮忙看啊
# Model Technology ModelSim ALTERA vlog 6.5b Compiler 2009.10 Oct  1 2009
# -- Compiling module vtf_test
#
# Top level modules:
#         vtf_test
vsim -voptargs=+acc work.vtf_test
# vsim -voptargs=+acc work.vtf_test
# Loading work.vtf_test
# Loading work.test_v
# Loading work.maxii_io
# Loading work.maxii_lcell
# Loading work.maxii_asynch_lcell
# Loading work.maxii_lcell_register
# ** Error: (vsim-SDF-3894) test_v_v.sdo: Compiled SDF file was not found.
# ** Fatal: SDF files require Altera primitive library
#    Time: 0 ps  Iteration: 0  Instance: /vtf_test File: D:/work/HV_jiaoyan/fibervhd/simulation/modelsim/vtf_test.v
# FATAL ERROR while loading design
# Error loading design


另外，怎么才能产生*.sdf文件呢？

g47603690

回复【楼主位】yz_altang
我刚接触cpld，连接仿真时总是报错，错误信息如下，请帮忙看啊
# model technology modelsim altera vlog 6.5b compiler 2009.10 oct  1 2009
# -- compiling module vtf_test
#  
# top level modules:
#  vtf_test
vsim -voptargs=+acc work.vtf_test
# vsim -voptargs=+acc work.vtf_test  
# loading work.vtf_test
# loading work.test_v
# loading work.maxii_io
# loading work.maxii_lcell
# loading work.maxii_asynch_lcell
# loading wo......
-----------------------------------------------------------------------

LZ 你编译Altera的本地库了吗

yz_altang

我用的是qii9.1，modisim是6.5b，cpld是epm2401，我把maxii_atom.v  test.v 和tes_v.sdo testbench.v 都在modisim下编译了，就是执行仿真命令时报错。

p.nicholas

Fatal: SDF files require Altera primitive library

需要原语库

yz_altang

回复【3楼】p.nicholas
-----------------------------------------------------------------------

什么是原语库，在那里？

g47603690

回复【2楼】yz_altang
我用的是qii9.1，modisim是6.5b，cpld是epm2401，我把maxii_atom.v  test.v 和tes_v.sdo testbench.v 都在modisim下编译了，就是执行仿真命令时报错。
-----------------------------------------------------------------------

哥们，看来你连基本概念都不搞清楚
你那一大堆文件，需要仿真，仿真就需要该厂商FPGA/CPLD的仿真库
而Modlesim没有自带ALTERA的FPGA/CPLD器件仿真库 需要把本地的Altera的仿真库编译一次
具体怎么编译 你上网去查吧

chenming1989

看看视频吧

study_yu

你的cpld可能调用了altera的IP core，需要编译altera的库。网上很多有介绍的
你可以先不用altera的库，编写一个正常的文件，再进行仿真实施

yz_altang

我在setting/eda tool setting/simulation/more eda netlist writer setting/设置
generate netlist for functional sinulation only on,就就可以仿真，但是好像这时是综合后的功能仿真。
编译原语库还是不太清楚。