请教AD转换器与FPGA(EP2C8)接口电平问题

favourite · 发表于 2011-7-12 18:54:28

最近在做一个数据采集，用在5V供电下的AD芯片（AD7892）进行模数转换，AD7892是5V TTL电平的，而FPGA（EP2C8）是工作在3.3V的，请问我是否可以将两者的信号线之间能否直接相连？除了AD芯片的数据线，它的控制线是否也要这样呢？

在网上查阅了一些资料，有的说需要串入电阻，有的说可以直接连接，还有的说可以接入电平转换芯片。麻烦大家不吝赐教，谢谢了！

qty0508 · 发表于 2011-7-12 19:25:56

当然是接电平转换芯片要合理呀
你要想省钱的话就串电阻吧

fuliaokai · 发表于 2011-7-12 19:55:00

74LVC245

uaouu · 发表于 2011-7-12 20:05:54

是74lvc4245

favourite · 发表于 2011-7-12 20:30:04

感谢大家的热心回复，我想我已经解决了该问题，通过查阅ADC的datasheet，AD的VOH=4V,VOL=0.4V,而FPGA可以配制成的LVCOMS电平标准支持的VIH=2.0V,VIL=0.7V,这满足了AD到FPGA的电平匹配问题；同样，lvcoms的VOH=3.2V,VOL=0.1V,而ADC的控制端的VIH=2.4V,VIL=0.8V,满足FPGA到ADC方向的电平控制的匹配问题。

此外，电流方面虽然没有细查，但感觉应该不会出问题，所以我觉得可以直接相连了。

02013063 · 发表于 2011-7-13 00:03:32

虽然FPGA相对DSP皮实很多，但是AD还是有可能伤FPGA的IO口，楼主光看高低电平相互认不认，这是一方面，其实还有一个很重要的是AD为高的时候是5V左右，这个电压有点高，FPGA收到的确是认为是"1",但大于3.3v不少，有可能伤芯片。

zgxcom123 · 发表于 2011-7-13 00:36:30

长期工作可能会出问题，建议用专门的电平转换芯片，AD+FPGA偏高端，串电阻什么的会不太稳定

shhludb · 发表于 2011-7-13 08:39:46

LVC16245有方向限制，采用74CBTD3384，双向带电平转换，用在5V-3.3V之间相互转换。

qty0508 · 发表于 2011-7-13 10:28:01

回复【4楼】favourite
-----------------------------------------------------------------------

你有查FPGA IO的最高耐压值吗？我记得大概是4.6V的样子。。。。

favourite · 发表于 2011-7-13 15:30:37

Cyclone,Stratix等新一代FPGA器件的IO最高容限为4.7v,推荐最高使用电压是4.1v。现在问题的关键转变成AD输出的逻辑高电平最高值为多少？在datasheet中只看到了输出高电平最低值为VOH=4v。

估计得用电平转换芯片了

qty0508 · 发表于 2011-7-13 15:41:10

回复【9楼】favourite
-----------------------------------------------------------------------

FPGA IO口的结构估计你不太熟悉。。。
直接接不合理的原因就在过高的电压会将IO结构的晶体管烧毁。。。。

favourite · 发表于 2011-7-13 16:01:38

回复【10楼】qty0508
-----------------------------------------------------------------------

恩，确实对IO口的结构不熟悉。现在我打算这么做：

因为AD的output有EOC,DB0-DB11共13引脚；AD的input也就是一些控制端引脚诸如RD、CS、mode、convst等。我的打算是AD的output型的引脚因为担心电压过高烧坏FPGA引脚，所以使用楼上兄弟的74CBTD3384双向带电平转换芯片，对于AD的input型引脚，因为FPGA的3.3vttl电平规则是VOL=0.45V, VOH=2.4V，满足AD逻辑输入电平的VIH=2.4V,VIL=0.8V的要求，所以对于input类型的引脚，我打算直接与FPGA 相连，你觉得没什么问题吧？

另外，因为74CBTD3384是10位的，可能就需要2片这样的芯片了，有没有更高位数的电平芯片，这样使用起来方面些。

写得有些乱，麻烦你不吝赐教了！

favourite · 发表于 2011-7-13 17:30:03

麻烦大家指点下

qty0508 · 发表于 2011-7-13 17:33:25

回复【11楼】favourite
-----------------------------------------------------------------------

如果是ADC的clock 的话，最好是接FPGA clock out pin
其它双向的IO在选level shift的时候记得选支持双向的比如TI的TXS0108这样的
还有 level shift的转换速度要注意是否和ADC的速度匹配等

favourite · 发表于 2011-7-13 19:54:38

回复【13楼】qty0508
-----------------------------------------------------------------------

有点没看明白，就是说可以按照我在11楼的说法做是吧？然后直接相连的IO在quatus里面设置好。

请教AD转换器与FPGA(EP2C8)接口电平问题

阿莫论坛20周年了！感谢大家的支持与爱护！！