eagle中电路需要多个电压，在.sch文件中已经正确定义了和电压源相关的电路，（涉及了电容

linda-fly · 发表于 2011-7-6 02:39:15

各位前辈好，小妹用eagle软件又遇到问题了，现在对brd文件中电压和涉及的电容连线这块很糊涂，特想前辈们讨教。
如题，设计的电路图需要对电路提供不同的电压，如+5V，-5V，0, 3.3V，2.5V，4.096V等。
问题1：现在在.sch电路图中已经把相对应的电源电路给定义好了，用+7Vsupply来生成参考电压4。096V，电路包括2个电容和一个ADR434（基准电压源），以得到4.096v的参考电压，如图1所示。
这样在.brd文件中，势必出现了电路中的2个电容和ADR434的封装，我糊涂的是，在.brd文件中，自动出现了airwire，显示+7V的supply封装到2个电容
封装的连线。这样的情况，我是不是需要用route命令把2者连起来？这样2者离得非常远，连线很乱而且显的很傻，怎么处理呢？

问题2：据我现在的理解，Polygon这个命令，也是在.brd文件中，对各个不同的电压，比如，+5，-5，+3.3V，GND，等的操作。用Ploygon命令画好每一区块后，是不是直接定义好+3.3V就好，之后，区域内所有显示+3.3V的airwire是不是就自动不显示了呢？怎么样考虑哪个区块对应哪个电压呢？Polygon这命令该怎么样理解啊？

问题3：在.brd文件中，元器件的某一个PIN角需要和+5V连结，用VIA命令已经正确连接好了，但是为什么+5V的封装和已经连好+5V的PIN角之间的airwire仍然不消失呢。怎么样消除这鼠线呢？

不知道我说清楚了没，此刻觉得语言太苍白啊。。。我还是先上几个截图，大家试着理解下。。。。非常非常非常感谢。。。。

图1 (原文件名:图1.JPG)

图2 (原文件名:图2.JPG)

linda-fly · 发表于 2011-7-6 03:00:16

我晕，图2高度不清晰啊~~
解释下，
图2中下方的高亮的类似椭圆的绿色封装就是+7V的电压Supply的封装，
右上方的深蓝色的2个封装就是图1中的电容1和电容2. 如图所示，这2者用airwire显示需要连接，但是他们真的需要连起来吗？还是eagle规定，有更好的办法解决呢？

bigfatfish · 发表于 2011-7-6 09:39:00

显示鼠线的就是原理图上属于同一网络的引脚，在pcb上需要用router或者通过铺铜连接的
至于间隔太远，可以进行布局优化

bigfatfish · 发表于 2011-7-6 09:45:56

问题2：polygon可以用name命令确定它属于哪个网络。在设计规则允许的情况下，polygon内会铺铜和属于同一个网络的引脚、线路连通
问题3：鼠线没消失说明这两个引脚没有连通，检查一下。可能没点到位或者在不同的层上

linda-fly · 发表于 2011-7-6 15:08:47

回复【2楼】bigfatfish
显示鼠线的就是原理图上属于同一网络的引脚，在pcb上需要用router或者通过铺铜连接的
至于间隔太远，可以进行布局优化

问题2：polygon可以用name命令确定它属于哪个网络。在设计规则允许的情况下，polygon内会铺铜和属于同一个网络的引脚、线路连通

问题3：鼠线没消失说明这两个引脚没有连通，检查一下。可能没点到位或者在不同的层上
-----------------------------------------------------------------------

感谢你的回复。

如图2所示，一边是定义supply +7V 的封装，一边是由+7V通过2个电容和1个ADR434（基准电压源）电路来生成4.096V的参考电压。如图1示。布局优化，因为 pcb板子上2边都是元件了，似乎没有更合适的位置来布局优化了。（过会尝试着考虑把电容那块放板子下面。。）

对于问题2，怎么样选择覆铜的范围，有没有什么规定啊。如果某一区域内，既有+5V 也有+3.3V 这样覆铜不会覆盖吗？还是说eagle会自动把2者分层？糊涂。。

问题3，鼠线的问题，比如，我某元件pin角要连+5V，我已经用via定义个+5V给连上了，但是连上后，这个鼠线还会跟附近同样也是+5V的元件pin角有鼠线。。。。应该不会是不同层啊，因为都在top上啊。。晕。。

非常感谢你，我继续摸索一下，周围也没有会用eagle的同学，郁闷了。

albert_w · 发表于 2011-7-6 19:13:15

鼠线不消失点那个优化图标，布好的地方就没飞线了。铺铜有个rank还是啥，表明优先级别，冲突时决定谁让路

huayuliang · 发表于 2011-7-6 19:36:52

鼠线就是未连接的线，用Wire或者Polygon连接上就是了。

"问题3：在.brd文件中，元器件的某一个PIN角需要和+5V连结，用VIA命令已经正确连接好了"

这么做是错误的，你应该在原理图中进行连接，以建立网络。

“设计的电路图需要对电路提供不同的电压，如+5V，-5V，0, 3.3V，2.5V，4.096V等。”

这些都要在原理图中先完成的，并给定明确的网络名称。
建议只有在电压并非确定值，而是个范围时才使用Vcc这类。。如果是确定的，则使用如你在顶楼图中的+7V这样的supply。

“如果某一区域内，既有+5V 也有+3.3V 这样覆铜不会覆盖吗？还是说eagle会自动把2者分层？”

EAGLE在敷铜上做的比较好，一共有6个Rank，数越大，表明这个级别越高。级别高的多边形区域要在外面。比如说，如果你有个多边形A，包含着另一个多边形B，那么A的Rank要设置得比B的Rank高。俺一般都习惯把最外面的设成最高的，免得内部多个多边形交错的时候还得回头重新设置。

linda-fly · 发表于 2011-7-6 19:42:28

回复【5楼】albert_w
鼠线不消失点那个优化图标，布好的地方就没飞线了。铺铜有个rank还是啥，表明优先级别，冲突时决定谁让路
-----------------------------------------------------------------------

你好，感谢。你的意思是不是如图3那样，点optimize，那2个pin角都要接地的，我接地了啊，结果还是有鼠线啊。点了optimize了，鼠线还是在... 是不是哪里设置有问题啊~

(原文件名:图3.JPG)

huayuliang · 发表于 2011-7-6 20:01:51

optimize 只是对已有的Wire进行优化，如果你的一条线在布线的时候存在多个接点（不是节点），那么在移动这样的线段就会很不方便。这个时候就可以用 optimize 命令了，它可以把断成多个段的线优化成一条线。

linda-fly · 发表于 2011-7-6 20:02:52

回复【6楼】huayuliang 花生
鼠线就是未连接的线，用wire或者polygon连接上就是了。
"问题3：在.brd文件中，元器件的某一个pin角需要和+5v连结，用via命令已经正确连接好了"
这么做是错误的，你应该在原理图中进行连接，以建立网络。
“设计的电路图需要对电路提供不同的电压，如+5v，-5v，0, 3.3v，2.5v，4.096v等。”
这些都要在原理图中先完成的，并给定明确的网络名称。
建议只有在电压并非确定值，而是个范围时才使用vcc这类。。如果是确定的，则使用如你在顶楼图中的+7v这样的supply。
“如果某一区域内，既有+5v 也有+3.3v 这样覆铜不会覆盖吗？还是说eagle会自动把2者分层？”
eagle在敷铜上做的比较好，一共有6个rank，数越大，表明这个级别越高。级别高的多边形区域要在外面。比如说，如果你有个多边形a，包含着另一个多边形b，那么a的rank要设置得比b的ran......
-----------------------------------------------------------------------

谢谢花生哈，
在原理图里是已经连接好的。网络也是建好的。对应在brd中，用via画的+5V孔。因为元件太多，+5V的角也多，肯定要用via画呀。

恩恩，关于覆铜，真是学习了，我再推敲尝试下哈。

linda-fly · 发表于 2011-7-6 20:52:28

引用图片【7楼】linda-fly
-----------------------------------------------------------------------

(原文件名:图3.JPG)
这个图中那2个元件中2个pin角接地已经连好完成了。但还有一道线，怎么消除纳~~~~~ 晕。整个图上还有好多类似画好了的线，但还是有线不能消除，显得图乱七八糟的。。。。。

huayuliang · 发表于 2011-7-6 21:18:20

急了！！你把文件email给俺吧，我检查下，回复在这里。

linda-fly · 发表于 2011-7-7 01:43:34

回复【11楼】huayuliang 花生
-----------------------------------------------------------------------

真的吗？太好了啊！！感谢啊，请问你的信箱是？我马上给你email过去哈~~

wangqh1983 · 发表于 2011-7-7 13:08:56

回复【10楼】linda-fly
-----------------------------------------------------------------------

是不是via没有打在Polygon上。所以才有预拉线！

huayuliang · 发表于 2011-7-7 14:43:25

回复【12楼】linda-fly
-----------------------------------------------------------------------
就在12楼上面那里。

linda-fly · 发表于 2011-7-7 15:31:57

回复【14楼】huayuliang 花生
-----------------------------------------------------------------------

谢谢，我已经发给你信箱里啦~~~麻烦你廖！

linda-fly · 发表于 2011-7-7 17:01:04

回复【13楼】wangqh1983 吴鸣
-----------------------------------------------------------------------

恩，对的！谢谢你啦，检查了下，大部分线点过ratsnest后会消失，但还是有几根线留在那里，我继续查看。。。

huayuliang · 发表于 2011-7-7 17:19:04

回复【15楼】linda-fly
-----------------------------------------------------------------------
收到半天了，机器出问题了。。。摘下几块硬盘，好像是好了。

你的图俺有点晕，最好是自定义下颜色，不然不好区分。

你的内电层，就是第二层 $gnd，最外面的线框是做什么用的？这一层一般都是要敷铜的，以隔离不同层的信号（当然某些部位不能敷铜）。这个你再考虑下？还有分区做隔离的一些线，看了下网络也都是$gnd这一层的，这个俺不懂。不过距离一些过孔太近了。这个你做下DRC就能发现了。

有很多比较细碎的airwir，都是连到GND上的。实际上都已经连上了，但仍然显示，这个一般都是因为走线不合理造成的。

比如说这个：

(原文件名:2011-07-07 17 10 00.png)
拆解后：

(原文件名:2011-07-07 17 11 39.png)
重新布线后，鼠线消失了：

(原文件名:2011-07-07 17 13 53.png)

我只是从焊盘向过孔方向做的布线。实际的原因就是顶层和底层的两个焊盘比较近，如果线的折点在焊盘附近，很容易出这个问题。虽然可以不去理会，但这始终是个问题。

汗。。颜色又丢了。。哦，被弱化了。

huayuliang · 发表于 2011-7-7 17:48:58

右面那个比较长的airwire：

这部分敷铜成了孤岛，与其他网络的连接被断开了。。

(原文件名:2011-07-07 17 23 02.png)
稍微把旁边的线挪了上去点：

(原文件名:2011-07-07 17 32 13.png)

那些细碎的airwire需要关闭其他层的显示，只保留unrouted层，仔细找吧，好多。

linda-fly · 发表于 2011-7-7 18:29:19

回复【18楼】huayuliang 花生
右面那个比较长的airwire：
这部分敷铜成了孤岛，与其他网络的连接被断开了。。

(原文件名:2011-07-07 17 23 02.png)
稍微把旁边的线挪了上去点：

(原文件名:2011-07-07 17 32 13.png)
那些细碎的airwire需要关闭其他层的显示，只保留unrouted层，仔细找吧，好多。
-----------------------------------------------------------------------

恩恩非常感谢花生啊，我检查下哈。那个+7V的电压supply封装要和正中间的那2个电容连起来吗？线很长啊，有没有更好的办法啊。请看问题1~~ O(∩_∩)O

huayuliang · 发表于 2011-7-7 19:26:51

回复【19楼】linda-fly
-----------------------------------------------------------------------

汗。。。。你咋能硬把两个网络的线往一起连呢？C67是+5V供电网络上的。C44 C142是 +7V网络上的。

还有，C44 C142的地接哪儿去了？俺点亮了GND，也没见附近有能接的地方

layer16 上-5V那么大的敷铜？？？做供电平面么？

-7V网络那根线把平面分割的太严重了，都快要断成两部分了。最好是把两个基准IC放到中间部分，右面那一大部分电路向上移动，形成左右对称的样子，也比较整齐。
可能你感觉基准IC需要个大的退耦电容，实际上C44 C142已经够了。倒是-7V的入口（插座处）应该放个滤波电容。

供电平面最好重新考虑下。

每次改动后，都要做ERC和DRC。。。你的原理图上还有网络错误。

(原文件名:2011-07-07 19 26 03.png)

如果你认为DRC检查出来的某些条目没有问题，那就认可它。总之最后不能再有DRC ERC的错误了。

linda-fly · 发表于 2011-7-7 20:59:18

回复【20楼】huayuliang 花生
回复【19楼】linda-fly
-----------------------------------------------------------------------
汗。。。。你咋能硬把两个网络的线往一起连呢？c67是+5v供电网络上的。c44 c142是 +7v网络上的。
还有，c44 c142的地接哪儿去了？俺点亮了gnd，也没见附近有能接的地方
layer16 上-5v那么大的敷铜？？？做供电平面么？
-7v网络那根线把平面分割的太严重了，都快要断成两部分了。最好是把两个基准ic放到中间部分，右面那一大部分电路向上移动，形成左右对称的样子，也比较整齐。
可能你感觉基准ic需要个大的退耦电容，实际上c44 c142已经够了。倒是-7v的入口（插座处）应该放个滤波电容。
供电平面最好重新考虑下。
每次改动后，都要做erc和drc。。。你的原理图上还有网络错误。
<cent......
-----------------------------------------------------------------------

谢谢，哈哈，不好意思啊，那个+7V的网络是昨天晚上半夜神志不清时画的，改过来了。右边的电路我这就向上移动，真是个不错的建议，我怎么就没想到呢！继续改。。原理图。。

eagle中电路需要多个电压，在.sch文件中已经正确定义了和电压源相关的电路，（涉及了电容

阿莫论坛20周年了！感谢大家的支持与爱护！！