求串口verilog程序

B-Walker · 发表于 2011-6-18 09:32:37

求串口收发的verilog程序。

   参数为：9600bps，8位数据，无奇偶校验，1位停止位

   刘福奇《verilog HDL应用程序设计》里的程序是：偶校验，2位停止位，但他的视频里却是无校验和1位停止位的，无语了。

   谢谢！

freud · 发表于 2011-6-18 21:51:07

我写过一个要可以给你，qq 一八零22幺5四

span42 · 发表于 2011-6-20 10:26:10

点击此处下载 ourdev_650451SHKFLG.rar(文件大小:465K) (原文件名:demo-uart.rar)

已测试

LY_FPGA · 发表于 2011-7-4 22:55:49

mark

hy2515131 · 发表于 2012-6-5 20:31:41

多谢，正需要，测试一下马上。

zuqiuxiaozi · 发表于 2012-10-29 16:41:43

太感谢了

tastier · 发表于 2012-10-31 17:01:51

谢谢分享

阿莫论坛20周年了！感谢大家的支持与爱护！！