ADC输出后缓存问题

favourite

请教大家：
AD采样出来的12位并行数据如果直接存到sram里面可行不?

看到一些论文和资料里面都喜欢在存储器（sram）和AD之间加一个内嵌的双口ram或者fifo啥的作为缓存，但是如果我直接存sram，应该ad的输出速率跟sram的写入速率可以做到匹配，那还有必要缓存吗？
麻烦大家了！！！

kofkyok

可以这样，但是资源够，为何不用呢，DPRAM和FIFO灵活啊

p.nicholas

回复【楼主位】favourite  
请教大家：
ad采样出来的12位并行数据如果直接存到sram里面可行不?
看到一些论文和资料里面都喜欢在存储器（sram）和ad之间加一个内嵌的双口ram或者fifo啥的作为缓存，但是如果我直接存sram，应该ad的输出速率跟sram的写入速率可以做到匹配，那还有必要缓存吗？
麻烦大家了！！！
-----------------------------------------------------------------------

加fifo或双口ram有时是为了起到解决跨时钟域的问题。