|
......
signal reset_all,begin_all:std_logic;--复位信号,开始信号
--clk_1khz:时钟,reset_all:重置信号,begin_all;开始信号
process(clk_1hz,reset_all)
begin
if(clk_1hz'event and clk_1hz='1')then
if (reset_all='1') then time_2<="0000";time_1<="0010";
elsif(time_2="0000" and time_1="0000")then begin_all<=1;
elsif(time_2="0000")then time_2<="1001";time_1<=time_1-1;
else time_2<=time_2-1;
end if;
end if;
end if;
end if;
end process;
------------------------------------------------
无论咋改都是:
Error (10500): VHDL syntax error at Test.vhd(103) near text "if"; expecting "process"
------------无语了,急死了快... |
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|