请教一个对存储器分段存储的问题？

libaozhu

请教：我用CPLD控制SRAM（CY7C109)的读写。CPLD每次接收一个触发，就向SRAM中存储1K的数据。
always @(posedge clk)
  begin
   if(!p10)
    op<=1;
   if(w_adr_counter==17'b0_0000_0100_0000_0000)
    op<=0;
   else if(w_adr_counter==17'b0_0000_1000_0000_0000)
    op<=0;
  end
always @(posedge clk)
  if(op)
   begin
    if(counter==1'b1)
     begin
      counter<=0;
      adclk<=~adclk;
     end
   else
    counter<=counter+1;
    end
always @(posedge adclk)
begin
  if(w_adr_counter==17'b0_0000_1000_0000_0000)
     w_adr_counter<=0;
  else
    w_adr_counter<=w_adr_counter+1;
end

运行上面的程序时，数据只能写到第一个1K（从17’b0_0000_0000_0000_0000到17'b0_0000_0100_0000_0000),而第二个1k（从17'b0_0000_0010_0000_0000到17'b0_0000_1000_0000_0000)写不到。
请求高人给指点一下。看问题出在哪个地方。
谢谢了！

libaozhu

急需解决啊，这个问题困扰我好几天了

libaozhu

谢谢各位的关注。这个问题已经解决。