请教关于FPGA倍频取数据和SRAM写入速度的问题。thx！

hoho34 · 发表于 2011-3-24 17:55:43

1、我用FPGA接收一组数据（黑色），速率为50MHz左右，同时有个同步的时钟，我想用FPGA倍频这个时钟产生个100MHz的时钟，来实现下图的取数据（红色），我用XC3S500E，可以么？有什么需要特别注意的地方么？
（实际上应该是比50M要小，大概是41.73MHz吧。）

2、还有个问题就是SRAM可以写入100MHz的数据么？（比如用红色这个时钟写入顺序的取到的数据，sram用IS61LV12864）
谢谢~

(原文件名:x.png)

hoho34 · 发表于 2011-3-24 20:14:33

第二个问题，就是用倍频出来的100MHz的信号做SRAM的WE信号，下降沿的时候，送地址和数据，上升沿的时候数据写进去。
刚看了下IS64LV12816的datasheet，WE的低电平时间最小是8ns，看来是不可能了。

第一个问题，有人做过类似的么？频率能到多少？

h2feo4 · 发表于 2011-3-24 20:17:28

用-10速度等级的IS61LV51216，我实测最高连续写速度大概110M
WE只给一个1ns多一点的高电平窄脉冲

hoho34 · 发表于 2011-3-24 20:36:11

回复【2楼】h2feo4 无机酸
-----------------------------------------------------------------------

谢谢无机酸大哥的回复，至于这个1ns多的窄脉冲，貌似有些麻烦，我先琢磨琢磨，不行了再来请教。
thx~~~

p.nicholas · 发表于 2011-4-27 22:08:11

回复【4楼】x86x86
回复【2楼】h2feo4 无机酸
-----------------------------------------------------------------------
we才1ns多一点的高电平窄脉冲，真把期间发挥到极致了！虽然器件是异步完成写入，但从外部来看，是流水的。
不过人家手册还是保守的，宣称写周期是10ns。
-----------------------------------------------------------------------

是高电平1ns，不是低电平，实际上如果是连续的读写操作的话，WE一直为低即可

simpleh · 发表于 2012-8-21 17:37:55

h2feo4 发表于 2011-3-24 20:17
用-10速度等级的IS61LV51216，我实测最高连续写速度大概110M
WE只给一个1ns多一点的高电平窄脉冲 ...

怎么测速度，求思路！

h2feo4 · 发表于 2012-8-21 22:44:53

simpleh 发表于 2012-8-21 17:37
怎么测速度，求思路！

不断的写各种数据进去，过一段时间读出来看看是否一致

wye11083 · 发表于 2012-8-21 23:57:36

p.nicholas 发表于 2011-4-27 22:08
回复【4楼】x86x86
回复【2楼】h2feo4 无机酸
------------------------------------------------------- ...

这样是不行的，因为数据是上升沿Latch的，WE不拉高，数据是不往里面写的。

simpleh · 发表于 2012-8-22 11:55:35

h2feo4 发表于 2012-8-21 22:44
不断的写各种数据进去，过一段时间读出来看看是否一致

对于系统时钟有什么要求吗，如果我的SRAM理论速度是100M的，我时钟至少要多少呢？

h2feo4 · 发表于 2012-8-22 18:21:43

simpleh 发表于 2012-8-22 11:55
对于系统时钟有什么要求吗，如果我的SRAM理论速度是100M的，我时钟至少要多少呢？ ...

100M就行

chenxiangting · 发表于 2012-8-22 18:40:03

h2feo4 发表于 2012-8-22 18:21
100M就行

您是怎么得到 1 ns的时间段？您的时序是通过什么生成的？100M的时钟一个周期就10ns了吧。

h2feo4 · 发表于 2012-8-22 19:02:08

chenxiangting 发表于 2012-8-22 18:40
您是怎么得到 1 ns的时间段？您的时序是通过什么生成的？100M的时钟一个周期就10ns了吧。 ...

异步自复位

mysunmax · 发表于 2012-8-22 19:09:03

本帖最后由 mysunmax 于 2012-8-22 19:11 编辑

h2feo4 发表于 2012-8-22 19:02
异步自复位

大哥再给详细说说，听听课~
难道是，首先产生10ns的信号，然后用异步复位去将这10ns“切除9ns”留1ns~~~？偶猜的，哈哈

h2feo4 · 发表于 2012-8-22 19:44:46

想像一个DFF，带异步复位的
D端接常数1，RST接Q，CLK接100M时钟
想想看Q上的波形会是啥样的

chenxiangting · 发表于 2012-8-22 23:09:49

Q上一直是1啊！什么时候才复位?难道RST接Q_n?
望大神指点！！

h2feo4 · 发表于 2012-8-22 23:32:58

chenxiangting 发表于 2012-8-22 23:09
Q上一直是1啊！什么时候才复位?难道RST接Q_n?
望大神指点！！

我用的是高电平有效的RST

chenxiangting · 发表于 2012-8-23 09:30:50

谢谢您了。其他信号什么时候输出呢？片选、地址、数据、高低位选择在连续读写时有什么要求吗?主要是地址和数据的时序怎么控制？

skycomm · 发表于 2012-8-23 09:47:47

如果是PLL输出时钟的话，选用合适的占空比，应该也能实现1n的高脉冲吧

fakeCode · 发表于 2012-8-23 11:24:25

异步自复位,这种。。。

yulutong · 发表于 2012-8-23 13:16:13

借楼主宝地请问h2feo4 无机酸大虾
我有2片SRAM用74HC138译码。出现的问题是138的速度更不上CS变化。有什么方法可以解决吗？

h2feo4 · 发表于 2012-8-23 15:38:55

yulutong 发表于 2012-8-23 13:16
借楼主宝地请问h2feo4 无机酸大虾
我有2片SRAM用74HC138译码。出现的问题是138的速度更不上CS变化。有什么 ...

改用74LVC138试试

yulutong · 发表于 2012-8-23 16:12:26

收到。谢谢。看规格书可以用，8个ns之内。看来低压的速度快。

simpleh · 发表于 2012-8-23 16:36:42

h2feo4 发表于 2012-8-21 22:44
不断的写各种数据进去，过一段时间读出来看看是否一致

用计时器来计算时间么？

h2feo4 · 发表于 2012-8-23 17:43:30

simpleh 发表于 2012-8-23 16:36
用计时器来计算时间么？

我是用LFSR生成伪随机测试数据，写满整片后读出校验

NJ8888 · 发表于 2012-8-24 16:25:01

特意做了个实验,WE恒为0,连续加地址写,然后WE=1,OE=0,从写的地址连续读,示波器看数据脚是正确的----------结论不要WE脉冲

h2feo4 · 发表于 2012-8-25 00:08:03

NJ8888 发表于 2012-8-24 16:25
特意做了个实验,WE恒为0,连续加地址写,然后WE=1,OE=0,从写的地址连续读,示波器看数据脚是正确的---------- ...

并不是所有异步SRAM都能这么干的，这样做需要很精确的控制地址和数据跳变的顺序，而且只有格雷码编码的连续写入才能保证可靠。
如果违反手册，即使能做也最好不要

yulutong · 发表于 2012-8-25 08:41:06

h2feo4 发表于 2012-8-23 15:38
改用74LVC138试试

今早收到了NXP 的LVC138A 测试效果非常好。问题解决。感谢无机酸！

simpleh · 发表于 2012-9-3 11:21:42

h2feo4 发表于 2012-8-23 17:43
我是用LFSR生成伪随机测试数据，写满整片后读出校验

那速度是怎么估算的呢？
如果不能正确读出来呢？

请教关于FPGA倍频取数据和SRAM写入速度的问题。thx！

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源