ML555优化精简板第2版技术支持专用帖

dspsharc · 发表于 2011-3-22 10:27:31

ML555优化精简板第2版技术支持专用帖

有几个用户从我们公司购买了ML555优化精简板(即PCIE-V5FPGA光纤下载卡)，由于公司
FPGA开发业务繁忙，无法提供相应FPGA代码的独立实例。FPGA应用级别的完整代码又出于
是公司知识产权需技术保密的目的，不得开放，我也无权得到。这样相当于用户购买的
只是硬件，而没有象ML555一样有丰富的代码例子，对新手及中手很不方便。理论上这个
板子比ML555更小巧更方便可以插入HTPC及PC104E等，对于高手而言，ML555的例子完全
移到这个卡，其实只是部分UCF的修改，及各个实例的验证，其实ML555的例子也缺文件会无法编译。

由于我3年前已不再搞FPGA（搞了10年的DSP和FPGA），目前主要工作是方案设计和原理图设计。
只能用业余时间将ML555的例子去掉无用的，挑出好用的，整理验证，在PCIE-V5FPGA光纤下载卡
跑起来，并公开FPGA的工程及源码。这个工作我会在3个月内陆续完成，陆续跟贴。。。

原帖：
http://www.ourdev.cn/bbs/bbs_content_all.jsp?bbs_sn=3678018

ML555优化精简板第2版 (原文件名:PCIE-V5FPGA光纤下载卡.jpg)

（1）PDF版本的原理图。
PCIE-V5FPGA光纤下载卡原理图ourdev_624525NQWSMU.pdf(文件大小:2.14M) (原文件名:pcie_vertex5_v2.pdf)

（2）PCIE-V5FPGA光纤下载卡的BIT或MCS测试代码及测试说明书（PCI Express Add-in Card Basic Test.rar），
公司FPGA部门给的，无源码。
PCI Express Add-in Card Basic Test.part1ourdev_624526NAB115.rar(文件大小:4.00M) (原文件名:PCI Express Add-in Card Basic Test.part1.rar)
PCI Express Add-in Card Basic Test.part2ourdev_624527VNDQ2I.rar(文件大小:4.00M) (原文件名:PCI Express Add-in Card Basic Test.part2.rar)
PCI Express Add-in Card Basic Test.part3ourdev_624528ALNJ7U.rar(文件大小:4.00M) (原文件名:PCI Express Add-in Card Basic Test.part3.rar)
PCI Express Add-in Card Basic Test.part4ourdev_624529Q636XX.rar(文件大小:1.15M) (原文件名:PCI Express Add-in Card Basic Test.part4.rar)

推荐载板微机平台
机箱：TT VF6000BNS
主板：微星890GXM-G65
可插3个PCIE的Micro-ATX主板890GXM-G65资料ourdev_624533BEAJ1Q.rar(文件大小:18.36M) (原文件名:890GXM-G65.rar)
CPU：AMD X4 630
4个SFP光模块AFBR-57R5APZ，4套LC-LC接口3米光纤跳线。
AFBR-57R5APZ(光模块)ourdev_624524IKCAHV.pdf(文件大小:362K) (原文件名:AFBR-57R5APZ(光模块).pdf)

由于PCIEDMA速度受限于本地硬盘速度，推荐采用主板的SATA RAID功能构建并行RAID盘阵列。

ISE平台：ISE11.4或ISE11.5，本人只用ISE11.5验证。

bone · 发表于 2011-3-22 10:50:05

v5啊，真贵啊！

dspsharc · 发表于 2011-3-22 11:05:30

变种的PCIE视频图像采集卡，采集CameraLink的Base／Medium／FULL数字信号。

PCIE-CameraLink下载卡 (原文件名:PCIE_CameraLink.jpg)

测试PCIE-V5FPGA光纤下载卡PCIE X1功能的PC104E平台

PC104E平台 (原文件名:PC104E平台.jpg)

PCI104-Express v2_0标准ourdev_624544DNE88S.pdf(文件大小:2.24M) (原文件名:PCI104-Express v2_0.pdf)

bad_fpga · 发表于 2011-3-22 11:15:39

牛人再现

dongzhiqing · 发表于 2011-3-25 22:26:09

激动的先站位。我也在用v5开发pcie，路漫漫啊。

dongzhiqing · 发表于 2011-3-25 22:29:46

楼主大人，我再顶顶。
“只能用业余时间将ML555的例子去掉无用的，挑出好用的，整理验证，在PCIE-V5FPGA光纤下载卡
跑起来，并公开FPGA的工程及源码。这个工作我会在3个月内陆续完成，陆续跟贴。。。 ”
现在PCIE的开源资料太少了，希望能和楼主一样尽一份力啊。

logic2011 · 发表于 2011-3-26 00:19:29

顶，感兴趣！

dspsharc · 发表于 2011-3-27 23:14:26

2011-3-27的pio_demo_lx50t目录下PCIEx1 x4 x8的PIO测试例子（仅支持ISE11.5），99.9%的代码来自ML555实例及ISE工具。

ML555原话：
Programmed Input Output (PIO) Reference Design
This design uses the Block Plus Endpoint Wrapper implementing the Virtex-5 FPGA Built-in Block for PCI Express. The Block Plus Wrapper is delivered through the CORE Generator™ technology. This target-only PIO Reference Design targets the Virtex-5 LXT PCIe Development Kit (ML555) and allows users to quickly bring the ML555 board up and have it recognized by the system software. Users can leverage standard operating system utilities to generate read and write transactions to the target space in the reference design.

PCIEx1 x4 x8的PIO测试例子ourdev_625972TKHDN7.rar(文件大小:11.88M) (原文件名:pio_demo_lx50t.rar)

目录说明
打开RAR文件，展开后严格按该目录配置，工作目录在E:\xilinxteste\ise11\pio_demo_lx50t\，
ISE软件有时只能绝对路径。

E:\xilinxteste\ise11\pio_demo_lx50t\coregen_5vlx50t\coregen.cgp 可用CORE Generator打开，可以看看如何配置不同的PCIE

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x1_lx50t\pandr\ pcie_x1的ISE工程文件，可用Project Navigator打开

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x4_lx50t\pandr\ pcie_x4的ISE工程文件，可用Project Navigator打开

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x8_lx50t\pandr\ pcie_x8的ISE工程文件，可用Project Navigator打开

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x1_lx50t\ipf\pcie_x1_all.ipf 可用iMPACT打开，进行MCS并行烧写或BIT下载

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x4_lx50t\ipf\pcie_x4_all.ipf 可用iMPACT打开，进行MCS并行烧写或BIT下载

E:\xilinxteste\ise11\pio_demo_lx50t\pcie_x8_lx50t\ipf\pcie_x8_all.ipf 可用iMPACT打开，进行MCS并行烧写或BIT下载

目录规范示意 (原文件名:pio dir.JPG)

WINXP下的驱动，随便从原ML555的老板驱动那拷了一个，证实是可用的
可用的WINXP PCIE卡驱动ourdev_625992JGZG9B.rar(文件大小:39K) (原文件名:win32_driver.rar)

如图，最左边为pcie x1的跳线，中间为pcie x4的跳线（缺省），右边为pcie x8的跳线，
随便找根细线，去掉两头的皮，撅着插入上下两孔即可。
比如微机正好只有PCIE x1的插槽，你只能烧PCIE x1的代码，同时这个跳线，去测试了。
总之，你看了原理图，看了PCIE规范，这些你就会明白的。

PCIE x1 x4 x8的跳线 (原文件名:pcie x1 x4 x8跳线.JPG)

我手里只有PCIEX1的测试平台，因此只进行了PCIEX1的测试 (原文件名:CIMG3981_调整大小.JPG)

烧好，开机后装上驱动，就是这样的效果 (原文件名:CIMG3983_调整大小.JPG)

pciscope扫到并列出这个PCIEx1设备 (原文件名:pciscope.JPG)

dongzhiqing · 发表于 2011-3-28 22:50:35

老哥啊，我再顶顶。

ysdx · 发表于 2011-4-22 11:06:15

期待下文。期待啊!

Fpang · 发表于 2011-4-23 14:06:01

强人，继续

dongzhiqing · 发表于 2011-4-30 12:53:54

楼主你好啊，我用lx50t的fpga做pcie，用的是你的*1和*8的程序，但是插入计算机以后不能启动，显示器没有显示，但风扇是转的，perst测量是高电平，板卡单独供电和计算机供电都不行，不知道能不能提供点建议？非常感谢。

wldshy · 发表于 2011-5-11 19:11:03

回复【楼主位】dspsharc
-----------------------------------------------------------------------

有空板卖没？

zgq800712 · 发表于 2011-5-12 22:03:32

上不起啊！！！
原理图发出来了，这回是自己淘钱自己做的？

dspsharc · 发表于 2011-5-18 15:32:08

回复【12楼】dongzhiqing
楼主你好啊，我用lx50t的fpga做pcie，用的是你的*1和*8的程序，但是插入计算机以后不能启动，显示器没有显示，但风扇是转的，perst测量是高电平，板卡单独供电和计算机供电都不行，不知道能不能提供点建议？非常感谢。
-----------------------------------------------------------------------

（1）你手里的板是买的我们的，还是买的别人的或自己做的？

（2）若是我们的板子，*1的程序要设置*1的跳线，*4的程序要设置*4的跳线，*8的程序要设置*8的跳线
看原理图，就知道跳线仅仅是通知底下的南北桥，该设备是X几。
虽然据说会自动识别，但没必要去较这个真，对于嵌入式系统通了就行，没必要万能。

就算若是我们的板子，也没法保证支持各种微机主板，及各种X1，X4，X8的插槽。

（3）若不是我们的板子，可以对照我们的原理图和你板子的原理图，适当修改UCF

（4）供电问题单独查供电，该PCIE样例和空FPGA代码比，多消耗1W功率而已

dspsharc · 发表于 2011-5-18 15:44:04

最近忙1个3FPGA，2个CameraLINK FPGA板子，前后忙了6个月，没来得发帖。准备最近发发。。。

现在3FPGA板子我这部分（原理／加电／初测）结束，转给别人调了。

(原文件名:fpga_x3_s.jpg)

UBOOT一下子扫到这么多PCIE设备，很满足：
512 MB (ECC not enabled, 400 MHz, CL3)
Top of RAM usable for U-Boot at: 20000000
Reserving 668k for U-Boot at: 1ff58000
Reserving 1040k for malloc() at: 1fe54000
Reserving 160 Bytes for Board Info at: 1fe53f60
Reserving 56 Bytes for Global Data at: 1fe53f28
Stack Pointer at: 1fe53f08
New Stack Pointer is: 1fe53f08
Now running in RAM - U-Boot at: 1ff58000
FLASH: 64 MB
NAND:  0 MiB
PCI: Bus Dev VenId DevId Class Int
PCIE1: successfully set as root-complex
      04  00  10ee  0007  0580  ff
      03  00  10b5  8617  0604  00
      05  00  10ee  0007  0580  ff
      03  01  10b5  8617  0604  00
      06  00  10ee  0007  0580  ff
      03  03  10b5  8617  0604  00
      02  00  10b5  8617  0604  00
U-Boot relocated to 1ff58000
DTT: 1 is 32 C
DTT: 2 is 44 C
DTT: 3 is 32 C
DTT: 4 is 35 C
DTT: 5 is 33 C
DTT: 6 is 36 C
DTT: 7 is 33 C
DTT: 8 is 35 C
Net: ppc_4xx_eth0, ppc_4xx_eth1

VXWORKS下也扫到。。。
-> pciDeviceShow 1
Scanning function 0 of each PCI device on bus 1
Using configuration mechanism 0
bus    device function  vendorID  deviceID  class
00000001  00000000  00000000  000010b5  00008617  00060400
value = 0 = 0x0
-> pciDeviceShow 2
Scanning function 0 of each PCI device on bus 2
Using configuration mechanism 0
bus    device function  vendorID  deviceID  class
00000002  00000000  00000000  000010b5  00008617  00060400
00000002  00000001  00000000  000010b5  00008617  00060400
00000002  00000003  00000000  000010b5  00008617  00060400
value = 0 = 0x0
-> pciDeviceShow 3
Scanning function 0 of each PCI device on bus 3
Using configuration mechanism 0
bus    device function  vendorID  deviceID  class
00000003  00000000  00000000  000010ee  00000007  00058000
value = 0 = 0x0
-> pciDeviceShow 4
Scanning function 0 of each PCI device on bus 4
Using configuration mechanism 0
bus    device function  vendorID  deviceID  class
00000004  00000000  00000000  000010ee  00000007  00058000
value = 0 = 0x0
-> pciDeviceShow 5
Scanning function 0 of each PCI device on bus 5
Using configuration mechanism 0
bus    device function  vendorID  deviceID  class
00000005  00000000  00000000  000010ee  00000007  00058000
value = 0 = 0x0

dongzhiqing · 发表于 2011-5-18 19:44:53

乖乖，这都是什么啊。。。。顶

zgq800712 · 发表于 2011-5-18 23:05:41

对3FPGA班子那边的RCA那边的电路比较感兴趣，能否示意下

ysdx · 发表于 2011-5-22 12:00:23

发现一个很大的问题：参考楼主的原理图设计的板子，12层PCB布线，TI的直插电源模块。投5片样板，焊接1片，目前能够跑起来。功能测试也一切正常。就是很热啊。请问楼主用了多大的散热器啊？我发现用2组DDRII内存确实导致功耗过大问题。下次试试焊接一组看看，否则我很担心长期工作温度过高的问题。

另：我发现存在兼容性问题：研华610的工控机我做测试发现速度很慢。只有几MB/S。换普通的机器，测试发现能够到80MB/S。这个是保存硬盘的测试。估计速度瓶颈在硬盘上了。

非常期待认识楼主这样的高人。能够留一个QQ吗？
我的QQ:347274538

ysdx · 发表于 2011-5-22 12:03:59

还有就是LX50T的芯片感觉价格确实降下来了。不到1000的价格个人感觉还是很合算的。我拿到的是950块。有没有谁拿到的更便宜的？

dspsharc · 发表于 2011-5-27 14:14:12

PCIE下载卡DDR2（DDR当大容量FIFO用）测试：
在ISE 10.1.03 K.39 (nt)版本下编译通过；
（1）200MHz工程
ddr2_demo_lx50t\par_c0\ddr2_c0_test.ise工程测试c0簇DDR2，时钟200MHz下稳定工作。
ddr2_demo_lx50t\par_c1\ddr2_c1_test.ise工程测试c1簇DDR2，时钟200MHz下稳定工作。
下载完后，可用ChipScope的工程ddr2_demo_lx50t\cpj\ddr2_check.cpj直接抓波形看DDR2测试结果。

（2）250MHz工程
clk_rst_250m和dcm_core_250m目录有250MHz的例子，对照替换工程里的个别代码。
c0簇DDR2在时钟250MHz下可以稳定工作。
c1簇DDR2在时钟250MHz下无法稳定工作。

点击此处下载 ourdev_643521BENFPQ.rar(文件大小:1.61M) (原文件名:ddr2_demo_lx50t.rar)

注：例子不是我编的，我只是修订和验证，无法回答里面代码的任何问题。

关于开发环境
XILINX的ISE各个版本其实在一台微机里是可以共存的，这样调试个版本代码带来方便。
可以在一台机器里装好。以后将所有目录拷到别的机器里就可用。
设3～4条环境变量 & 拷注_册表里的XILINX内容 & 所有快捷方式就能用了！

(原文件名:xilinx.JPG)

dongzhiqing · 发表于 2011-5-28 09:29:32

再来顶。
我那个GTP的时钟一直锁不住怎么办，时钟是主板直接给的100M的。

cndongj · 发表于 2011-5-30 16:41:06

mark，可惜我用的是altera的fpga。

dspsharc · 发表于 2011-5-31 21:48:22

回复【22楼】dongzhiqing
再来顶。
我那个gtp的时钟一直锁不住怎么办，时钟是主板直接给的100m的。
-----------------------------------------------------------------------

越高级越新的主板越锁不住，V5不能适应SSC时钟，V6才行。或主板设成CDC时钟

rtems · 发表于 2011-5-31 22:36:38

你们挺节约，我们这类板子都是沉金的。

zgq800712 · 发表于 2011-6-1 23:02:35

回复【25楼】rtems
你们挺节约，我们这类板子都是沉金的。
-----------------------------------------------------------------------

沉金没有多少钱

zgq800712 · 发表于 2011-6-1 23:05:33

单板计算机、数字信号处理机、高速采集系统、光纤通信系统、图像压缩和存储技术、高速数字信号实时记录&回放系统 FPGA算法IP核设计服务

dongzhiqing · 发表于 2011-6-5 22:59:46

回复【24楼】dspsharc
-----------------------------------------------------------------------

非常感谢楼主，我用的是AIMB-766的主板，不知道能不能把ssc和cdc说的清楚一点。

dspsharc · 发表于 2011-6-9 00:18:34

回复【28楼】dongzhiqing
回复【24楼】dspsharc
-----------------------------------------------------------------------
非常感谢楼主，我用的是aimb-766的主板，不知道能不能把ssc和cdc说的清楚一点。
-----------------------------------------------------------------------

blog ednchina          com/frankie_wang/2045284/Message.aspx

高速信号的SSC扩频时钟测试分析

一、SSC（扩频时钟）的概念

如下图1所示为一信号在是否具有SSC前后的频谱对比。图中蓝色曲线为没有SSC时候的频谱，浅色的为具有SSC时的频谱。从图中可见，未加SSC时，信号的能量非常集中，且幅度很大；而加了SSC后，信号能量被分散到一个频带范围以内，信号能量的整体幅度也有明显降低，这样信号的EMI辐射发射就将会得到非常有效的抑制。这就是通过使用SSC扩频时钟的方法抑制EMI辐射的基本原理。

使用SSC的方法能在多大程度上抑制EMI辐射和调制后信号能量在多宽频率范围内变化有关，频率变化范围越大，EMI抑制量越大。但这两者需要一个权衡，因为频率变化范围太大会使系统的时序设计带来困难。在Intel的Pentium4处理器中建议此频率变化范围要小于时钟频率的0.8%，如对于100MHZ的时钟，如果按照+/-8%来调制的话，频率的变化范围就是99.2MHZ-100.8MHZ。而对于100MHZ参考时钟的系统工作到100.8MHZ，可能会

                        图1 SSC扩频时钟的图示

导致处理器超出额定工作频率，带来其它系统工作问题。因此在实际系统工作中一般都采用负向调制（downspeading）以保证时序上的最小周期要求，因此图1中的具有SSC的信号能量变化范围主要集中在信号载频的左侧。当前高速串行数据中比较常用的SSC频率为30KHZ、变调深度为0.5%。为了保证SSC处在规定的工作范围以内，对SSC的测试是非常重要的。

二、SSC（扩频时钟）对信号的影响

SSC会导致信号的频率产生波动。如果以信号的某一个边沿为参考基准，无限的累加波形数据，则应可以观察到因频率的变化而导致的波形边沿位置的变化。如下图2所示的上侧波形为一串行数据的模拟余辉显示，从余辉图中可见，信号边沿随着时间的变化呈现不同程度的变化。图2所示的下侧波形为对上侧模拟余辉波形做水平余辉直方图的结果（F4=Phistogram(F1)），通过直方图的方法将频率的变化反应到纵轴上，可以进一步更加明显的看出信号边沿的变化情况。

图2 频率波动对信号边沿位置的影响（有SSC）

图3 频率波动对信号边沿位置的影响（无SSC）

图4频率波动对信号边沿位置的影响（有SSC）放大后的图示（时基起始点为-75ns）

图5频率波动对信号边沿位置的影响（无SSC）放大后的图示（时基起始点为-75ns）

从上图所示，带有SSC的余辉直方图逐渐呈现三角形的变化，而没有SSC时则理论上应趋于高斯分布。

三、SSC（扩频时钟）的测量

力科示波器中集成了两种常用的方法用于测量SSC。

一种是利用力科示波器中的抖动追踪（track）功能可以很方便的观察和分析信号中的SSC的频率、调制深度等参数，如下图6所示，F1为1Gbps的信号波形，F2为对F1波形频率的追踪，F3是对F2波形的滤波；另外一种是直接利用力科示波器中的SSCTrack函数分析功能，如下图6中的F5是直接用力科示波器中的函数SSCTrack功能进行SSC波形追踪的结果，此功能和对频率进行追踪的功能很类似，相当于将频率追踪、滤波的功能集成到一起，因此F5的运算对象是数据波形F1，且该功能还将信号的频率1GHZ作为一个基准，因而测量得到最大频率和最小频率分别为467.8KHZ和-4.5058MHZ(用第一种的Track功能测得的值为1.000039GHZ和995.351MHZ)，调频宽度为4.9736MHZ（变调深度为0.49736%）。SSC扩频时钟的频率约为30.39KHZ。

图6 SSC扩频时钟的测试

F2和F3的参数设置：

由于SSC波形的频率比较低，约为30KHZ（周期约为33.3us），因此对采集多大的数据量进行分析有一定的要求，如测试中一屏幕采集5个SSC波形周期的话，则总的采集时间长度约为200us，如果设置示波器采样率为20GS/S，那么则需要采集至少4M(200us/50ps)的数据量。

上述提到的Track功能是指某一参数（如本例中的频率）的变化范围表示在纵轴上，由于这一参数是随着时间的变化而变化的，因此通过Track图可以观察到参数随着时间的变化情况，具体可参见力科相关的介绍文档。如下图10所示对时钟周期的追踪示意图：

图10 时钟周期参数的追踪（Track）图

四、带有SSC（扩频时钟）的串行数据的眼图测量

SSC的使用会影响到串行数据眼图的测量效果，因此在进行信号眼图测量验证时需要选择合适的锁相环。如使用一阶的FC Golden PLL测量带有SSC的SATA眼图结果如图11左图所示，眼图触碰到了信号模板，这是由于一阶PLL不能跟踪SSC带来的频率变化。采用二阶PLL测量出的眼图结果如图11右图所示，这使得在有SSC时能测量出有意义的眼图结果。有些芯片不能关闭SSC功能，那么这时候采用二阶PLL的方式仍然能判断出信号的质量。所以在有SSC时要注意串行数据眼图的PLL设置。

图11 带SSC的SATA信号带分别使用一阶和二阶PLL设置时的眼图测试

五、小结

本文简要介绍了SSC扩频时钟的基本概念以及如何使用力科示波器进行信号的扩频时钟的测试。由于当今电路系统中的信号速率越来越高，因此EMI问题也越来越普遍，因此在最新的一些高速串行数据规范中，如USB3.0、PCIE3.0等都特别强调了SSC的测试。力科示波器中的余辉直方图（Phistogram）和参数追踪（track）以及SSCTrack等函数功能可以很方便的帮助用户观察和分析信号的SSC。

六、参考文献

1、信号完整性之十二-SSC(扩频时钟及其测量分析)  汪进进博客

2、LVDS, CML, 高速シリアル信号の評価ガイド- SSC(スペクトラム拡散クロック)の評価　

系统分类: 测试测量 | 用户分类: 胡为东系列文章 | 来源: 原创 | 【推荐给朋友】 | 【添加到收藏夹】

该用户于2011/5/17 14:37:21编辑过该文章

lions · 发表于 2012-7-22 15:51:50

太强悍了啊！

dspsharc · 发表于 2012-9-27 14:35:09

本帖最后由 dspsharc 于 2012-9-27 14:37 编辑

公开Locked database及Disable export of design data的Cadence SPB 15.7 PCB文件。
供购买了该卡的用户维护及设计扩展子卡之用。
没装Cadence的，可用Allegro Free Physical Viewer打开使用
参考 http://bbs.hhzn.cn/forum.php?mod=viewthread&tid=12997

dspsharc · 发表于 2012-9-27 14:45:33

Allegro Free Physical Viewer 16.5

guolh_bj · 发表于 2014-1-29 09:56:12

太强悍了，看了图，简直就是折磨人啊～～～

ML555优化精简板第2版技术支持专用帖

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源