关于FPGA 自建建master模块，在NIOS II 中无法运行的问题，急！

zhaofei_mz · 发表于 2011-3-16 10:22:44

我采用FPGA，在里面建立一个NIOS II 核，FPGA外挂一片SDRAM，这个SDRAM是FPGA运行程序的地方，现在，我用verilog HDL语言，编写了一个avalon master模块，想通过这个模块与NIOS II 内核共享SDRAM，编译，仿真时序都没问题，可NIOS 内核就是不运行程序。不知道怎么回事？有了解的麻烦指点一下啊，非常急！下面是两个图片

(原文件名:2.jpg)
这张图片显示的是SOPC buider中的连线，红色部分自建的avalon master模块

(原文件名:1.jpg)
这张图片显示的是硬件仿真的结果。根本就不执行程序。

大家帮忙出出主意啊，一夜没睡觉，也没找出来原因。

_spetrel · 发表于 2013-10-15 16:49:24

楼主在吗？

lans0625 · 发表于 2013-10-15 16:53:38

_spetrel · 发表于 2013-10-15 16:57:33

我也遇到了楼主类似的问题，想知道楼主怎么解决的？

lans0625 · 发表于 2013-10-15 17:02:15

NIOS很少用.....是不是SDRAM已经被NIOS当成自己的地盘了,不让其它模块插足...

关于FPGA 自建建master模块，在NIOS II 中无法运行的问题，急！

阿莫论坛20周年了！感谢大家的支持与爱护！！