fpga与内存通信

bityoung · 发表于 2011-3-8 20:14:52

紧急求助：哪位高手搞过fpga和内存通信的问题啊？搞了2个星期，始终没有方向，不知道怎么实现，多谢了！

dongzhiqing · 发表于 2011-3-9 12:21:39

用ip core。

NJ8888 · 发表于 2011-3-9 18:31:04

楼主有哪些仪器设备测量？没设备不好搞定

bityoung · 发表于 2011-3-9 18:35:52

回复【1楼】dongzhiqing
-----------------------------------------------------------------------

是啊，我用mig生成了存储器接口了已经，但是不知道怎去用？
暂时是打算通过新建一个源文件，然后再这个源文件中定义端口，映射到存储器相应的接口，不知道可不可行？请指教！

bityoung · 发表于 2011-3-9 18:37:01

回复【2楼】888888888888
-----------------------------------------------------------------------

俺在调xilinx的xup-v5-110T这款板子。刚开始调，没有方向，没有经验，呵呵！请不吝指教啊！

bityoung · 发表于 2011-3-9 19:59:19

就没有哪个达人愿意伸出援手吗？

NJ8888 · 发表于 2011-3-9 22:22:38

一言难尽，你有了核，外面要有个控制状态机来操纵SDRAM控制器（也是状态机），而控制状态机是按设计目的做的，另外你还可能需要用FIFO来处理SDRAM的突发访问与外部时序上的配合。

bityoung · 发表于 2011-3-9 22:26:21

回复【6楼】888888888888
-----------------------------------------------------------------------

qq聊吧？行吗？急需帮助啊！在此多谢了。我qq1197193483

NJ8888 · 发表于 2011-3-9 22:30:46

太难讲，发个我的系统TOP原理图吧，带自己做的SDRAM控制器
点击此处下载 ourdev_621269TL2FVI.PDF(文件大小:14K) (原文件名:document1.PDF)

bityoung · 发表于 2011-3-10 08:29:56

回复【8楼】888888888888
-----------------------------------------------------------------------

还是qq聊吧？我是初学者，没啥整体概念。你发的图我看过了，跟我的思路不太一样。指导一下吧？高手

NJ8888 · 发表于 2011-3-10 09:13:48

回复【9楼】bityoung
-----------------------------------------------------------------------

太忙,你把你目前进展思路贴出来吧,大家帮你比我帮要好

bityoung · 发表于 2011-3-10 11:26:08

现在用core generator生成了存储器接口，打算在同一工程下利用新建的一个源文件调用生成的ip核。通过这个新建的源文件实现存储器的读写。
这是我现在的思路，请指教！！！！！！

dongzhiqing · 发表于 2011-3-11 11:14:10

楼主你好啊，我现在板子才基本画好，用的是lx50t+颗粒ddr2，我也打算用mig，还没着手写程序呢。以后可以多多交流。

cpumaker · 发表于 2011-3-11 12:50:39

MIG会生成源代码,看完源代码就知道了.想偷懒的话可以只看sim目录下的testbench

bityoung · 发表于 2011-3-11 14:23:29

回复【14楼】cpumaker fury
-----------------------------------------------------------------------

我是这么做的：1.新建工程；2.在该工程下用core generator生成存储器接口的ip核；2.在该工程下新建一个源文件，然后在该源文件中将ip核的源文件声明为元件；并例化元件。
不知道思路有没有错误？
而且我始终不能将ip核的源文件加在新建的源文件的目录下，不知道该怎么办？请指教！！！！！

bityoung · 发表于 2011-3-11 14:24:26

回复【13楼】dongzhiqing
-----------------------------------------------------------------------

我是这么做的：1.新建工程；2.在该工程下用core generator生成存储器接口的ip核；2.在该工程下新建一个源文件，然后在该源文件中将ip核的源文件声明为元件；并例化元件。
不知道思路有没有错误？
而且我始终不能将ip核的源文件加在新建的源文件的目录下，不知道该怎么办？请指教！！！！！

fpga与内存通信

阿莫论坛20周年了！感谢大家的支持与爱护！！