|
![](static/image/common/ico_lz.png)
楼主 |
发表于 2011-4-15 18:24:17
|
显示全部楼层
时钟CLK经freqdiv二分频,得到串行数据经触发器发送的频率,即确定了码率.帧同步码高位
FRHB[7..0]、帧同步码低位FRLB[7..0]和数据DATA[7..0]经MUX24_8输出,A、B为数据选择位,
“01”选择FRHB[7..0],“10”选择FRLB[7..0],其他情况选择DATA[7..0].8位并行数据经
MUX8_1实现串行化,A、B、C为数据选择位,从“000”到“111”选择,确定串行数据的输出顺序为
先高位后低位.cnt8为串行数据计数,每来一个脉冲,D触发器输出一位,同时该计数器计
数一次,Y1、Y2、Y3位与MUX8_1的A、B、C位对应相连,最高位Y3由高电平变为低电平时触
发cnt128.cnt128的输出为7位地址ADDRESS[6..0],由此地址经DECODER确定
A/D片选信号A/D_SELECT、数字通道片选信号DIGITAL_SELECT和提供给MUX24_8的数据
选择位B、C.根据设计要求,由ADDRESS[6..0]选择通道(1-128路). CLR为计数器清零.
DATAOUT为串行数据输出. |
|