搜索
bottom↓
回复: 7

大家帮我看看XILINX-UG333这份资料里好像有点错误!

[复制链接]

出0入0汤圆

发表于 2011-2-4 05:37:14 | 显示全部楼层 |阅读模式
我最近在看UG333这份资料的时候,Spartan-3AN FPGA In-System Flash User Guide。当我看到Read Commands的时候,有一处地方,如下:

(原文件名:1.jpg)


(原文件名:2.jpg)

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入0汤圆

 楼主| 发表于 2011-2-4 05:41:17 | 显示全部楼层
红色1标号:我知道这个意思,当CLK为高或者CLK为上升沿的时候,拉高CSB,即使能SPI接口。
红色2标号:我就有点不理解了:它写到,每当CLK的下降沿的时候,0x0B就从FPGA写入Flash。但是从红色标号3或者4的地方,我怎么看都是上升沿的时候啊!!
谁帮我看看,谢谢大家。不知道是我对还是资料对。基本上我知道,肯定是资料对。但我不知道我错哪里??

出0入0汤圆

 楼主| 发表于 2011-2-4 19:28:02 | 显示全部楼层
求解!!

出0入0汤圆

 楼主| 发表于 2011-2-7 16:59:23 | 显示全部楼层
继续求教

出0入0汤圆

发表于 2011-2-7 17:44:03 | 显示全部楼层
你睁大眼睛好生看下,发生变化的时刻是上升沿还是下降沿?
图上标明的显然是下降沿数据在变化。

出0入0汤圆

 楼主| 发表于 2011-2-8 19:31:37 | 显示全部楼层
你的意思,FPGA输出的CLK在下降沿的时候,打出MOSI数据,是这样吗?

出0入0汤圆

发表于 2011-2-8 22:21:49 | 显示全部楼层
什么是同步电路?就是各个触发器要在同一时刻翻转,也就是说数据要在同一时刻变化,认为后一个触发器要晚半个时钟节拍采样数据的思想,不是同步电路的设计思想。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 15:17

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表