2片FPGA，代码都是一样的，只是IO口映射不同，为什么一片正常，还一片不正常呢？

microcreat · 发表于 2011-1-18 20:46:51

我现在有2片FPGA，用来扩展串口用，但是第一片FPGA工作正常，第2片工作发送的时候会多发，正常发送一个字节数据，它却发送3个相同的3个字节数据，也就是每个字节都重复的发送3次，这个是什么原因呢》》？并且把第2片的代码放在第一片上，第一片也是正常的！

hjjft · 发表于 2011-1-19 11:35:17

时序约束

NJ8888 · 发表于 2011-1-19 12:31:38

时钟不好

NJ8888 · 发表于 2011-1-19 16:59:16

我以前在试验,拖了20cm长线连接SPI的时钟和FPGA的全局时钟,旁边是SDO,线拉开了,但在板上还是有段平行,结果当SDO有数据时,FPGA的SCK感应到一个附加时钟导致错位,示波器有看不到(可能带宽问题),后来SCK的FPGA测对地并510电阻降低阻抗(SCK输出能驱动的),解决了问题.FPGA全局时钟太敏感,信号要好

Snailzhang · 发表于 2011-1-20 15:39:31

回复【3楼】888888888888
-----------------------------------------------------------------------

希望3L给点提示，或者推荐一些方面的书，因为我也遇到这样的问题。就是找不到这些方面的书，请您指点。

NJ8888 · 发表于 2011-1-20 17:13:26

四楼,没有书,实验摸索的.因为我实验线长,可能线短可以,不过降低阻抗确实能抵抗干扰,另外可能SPI输出不够强劲,如果挂个强驱动的LVTTL也许行,不过我并个电阻,最好还是用强驱动缓冲

microcreat · 发表于 2011-1-25 13:31:23

谢谢了！
我这块板子是3块FPGA共用一个晶振，然后这片有问题的FPGA离晶振最远！

Candlelook · 发表于 2011-1-25 14:38:46

回复【6楼】microcreat
-----------------------------------------------------------------------

给这个离得最远的FPGA的时钟加个buffer

Candlelook · 发表于 2011-1-25 14:38:56

回复【6楼】microcreat
-----------------------------------------------------------------------

给这个离得最远的FPGA的时钟加个buffer

lianghong · 发表于 2011-2-2 16:47:59

回复【8楼】Candlelook
-----------------------------------------------------------------------

加buffer 是什么作用？驱动？

我觉得是不是离得最远导致时序不一致，也就是相位差？

aureole · 发表于 2011-2-4 19:53:53

鲁棒性不好

wxx116zh · 发表于 2011-2-16 08:49:31

mark

alteraFPGA · 发表于 2011-2-16 12:58:42

我的是FPGA代码搬到CPLD里面就不行了，也是IO映射不一样。很郁闷，不知道怎么办

2片FPGA，代码都是一样的，只是IO口映射不同，为什么一片正常，还一片不正常呢？

阿莫论坛20周年了！感谢大家的支持与爱护！！