麻烦各位前辈！FPGA主板烧了程序后有时程序会变，不知为什么？

hardship_life

各位前辈好！
我是刚转行进入电子行业的人，干了半年了，干得十分艰难。现在有一个难题，FPGA主板烧了程序后去操作，开始是好的，但过一段时间就不行了，好像程序会变似的。我问我公司干了几年的同事，他们都不大搭理。麻烦各位大侠帮忙看一下。
是不是FPGA主板输出的信号容易受到干扰引起的？我觉得硬件连线应该没有问题，如果有问题，开始就不会运行正常了。

hardship_life

回复【楼主位】hardship_life
-----------------------------------------------------------------------

补充一下，
我的任务是拿FPGA主板去点亮一个800*480的液晶屏，看显示来判断好坏。但现在FPGA板烧了程序后，去点液晶屏，开始显示正常，但一段时间后就不正常了，而且只是灰阶画面和交叉效应画面不正常（我程序中的画面也挺少的，还不会烧图片）。
是不是FPGA主板输出的信号容易受到干扰引起的？我听说FPGA输出的信号很容易受到干扰，跳线越长越容易受到干扰。
我觉得硬件连线应该没有问题，如果有问题，开始就不会运行正常了。

hardship_life

各位大侠，麻烦帮个忙指导一下吧。确实很急啊，我确实找不到同事来帮忙啊。跪求了！！

hardship_life

各位大侠，帮个忙吧，指个方向吧。Verilog语言液晶模组我都是自学的，所以还没到火候。
我觉得应该不是软件问题，但也不好说。
FPGA板输出的信号是通过一些线连到跳线板再连到液晶模组上的，该怎么去防干扰呢。

NJ8888

时序可能临界

hardship_life

好的，谢谢4楼的大哥了，我明天试一下。不管怎么样，先谢谢了。

nightwishcxj

回复【楼主位】hardship_life
-----------------------------------------------------------------------
4楼说的没错，我刚开始做的时候也有和你类似的问题，明明是一个程序但是有时候对有时候不对。后来发现是同沿触发的问题，也就是说数据和触发沿同时到达，但是其实这个时候数据的建立还没有稳定，所以就会出错了。
另外，想纠正一个观点，其实verilog HDL 是语言，而不是程序，不要从程序的角度理解它，它只是RTL级上对于用户设计的一个描述。
希望对你有帮助。
最后说一点，我是个大菜鸟，第一次发帖，互相交流互相学习。