请教xilinx的bram使用方法

lanqilove

计划使用spartan3e内置的块ram做个fifo，看到别的例程里使用如下的描述申请bram，不明白啥意思，请大侠赐教（RAMB4_S8_S8
根据啥来确定/命名）
RAMB4_S8_S8_inst : RAMB4_S8_S8
generic map (
INIT_00 => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_01 => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_02 => X"1352635314764536316321556315646118498573498752000495802875962246",   
INIT_03 => X"1352635314764536316321556315646118498573498752000495802875962246",   
INIT_04 => X"1352635314764536316321556315646118498573498752000495802875962246",   
INIT_05 => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_06 => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_07 => X"1352635314764536316321556315646118498573498752000495802875962246",   
INIT_08 => X"1352635314764536316321556315646118498573498752000495802875962246",  
INIT_09 => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0A => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0B => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0C => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0D => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0E => X"1352635314764536316321556315646118498573498752000495802875962246",
INIT_0F => X"1352635314764536316321556315646118498573498752000495802875962246")
   port map (
      DOA => DOA,     -- Port A 8-bit data output
      DOB => DOB,     -- Port B 8-bit data output
      ADDRA => addr(8 downto 0), -- Port A 9-bit address input
      ADDRB => text_addr, -- Port B 9-bit address input
      CLKA => clk,   -- Port A clock input
      CLKB => clk,   -- Port B clock input
      DIA => disp_data, -- Port A 8-bit data input
      DIB => "00000000",     -- Port B 8-bit data input
      ENA => not addr(9),     -- Port A RAM enable input
      ENB => '1',     -- Port B RAM enable input
      RSTA => '0',   -- Port A Synchronous reset input
      RSTB => '0',   -- Port B Synchronous reset input
      WEA => we,     -- Port A RAM write enable input
      WEB => '0'      -- Port B RAM write enable input
   );

ngzhang

fifo不用自己做（如果没有特别需求），直接用IP CORE就好。
BRAM也是，直接用IP CORE

han840121

回复【1楼】ngzhang 兽哥
-----------------------------------------------------------------------

如何调用IP core呢

DreamSourceLab

IP generator，ISE自带模块~~

pontiff

core generator

zkf0100007

楼主位的用法是直接例化 Xilinx的原语