大家有谁用CPLD或者FPGA控制过ADC0809啊，AD的时钟可以用CPLD分频得到吗。还是必须用

xulinlinux · 发表于 2010-12-1 21:27:58

我是这样做的，把分频后的时钟直接接AD的CLK口可以吗
reg clk_ad_m_r;
always@(negedge rst_n or posedge clk)
begin
if(!rst_n)begin
clk_ad_m_r<=1'd0;
end
else if(cnt_ad==6'b110000) begin
clk_ad_m_r<=~clk_ad_m_r;
end
end

assign clk_ad_m=clk_ad_m_r;

ssaweee · 发表于 2010-12-1 21:35:37

如果带pll最好用内部pll

llssr · 发表于 2010-12-1 21:45:30

肯定可以了你还准备浪费其他芯片啊

tt88050643 · 发表于 2010-12-1 22:18:25

可以啊

xulinlinux · 发表于 2010-12-2 21:52:47

回复【2楼】bbssr
-----------------------------------------------------------------------
你好！我现在在用cpld操作ADC0809 你可以把的代码贴给我看下吗
还有一个问题，ADC0809 好像不能连续读模拟量是这样的吗

xulinlinux · 发表于 2010-12-2 21:54:41

回复【3楼】tt88050643
-----------------------------------------------------------------------

你好。你用过ADC0809吧可以把你处理的verilog代码贴给看下吗谢谢啦

大家有谁用CPLD或者FPGA控制过ADC0809啊，AD的时钟可以用CPLD分频得到吗。还是必须用

阿莫论坛20周年了！感谢大家的支持与爱护！！