|
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT10 IS
PORT (CLK,RST,EN : IN STD_LOGIC;
CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT : OUT STD_LOGIC);
END CNT10;
ARCHITECTURE BHV OF CNT10 IS
BEGIN
PROCESS(CLK,RST,EN)
VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF RST = '1' THEN CQI := (OTHERS => '0');--counter reset
ELSIF CLK'EVENT AND CLK = '1' THEN
IF EN = '1' THEN
IF CQI < 9 THEN CQI := CQI + 1;--permit to count
ELSE CQI := (OTHERS => '0');
END IF;
END IF;
END IF;
IF CQI = 9 THEN COUT <= '1';
ELSE COUT <= '0';
END IF;
CQ <= CQI;
END PROCESS;
END BHV;
这是我的VHDL的10进制计数器,仿真后出现错误。不知道是什么原因。请高手赐教
下面是我的仿真图
![](http://cache.amobbs.com/bbs_upload782111/files_34/ourdev_599666MD6IY6.jpg)
十进制计数器仿真图 (原文件名:截图1290417720.jpg) |
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|