|
|
CPLD/FPGA VGA显示资料代码
查VGA时序的可以到http://tinyvga.com/vga-timing
这几天做数字屏的驱动，基于CPLD的，用FPGA的开发板在做，屏的型号AT070TN92， 时序按屏的手册来的，就是不对，动态改变RGB值出来的多是乱码，图像乱七八糟，在ｍｏｄｅｌｓｉｍ里面对比手册也没有问题；程序删了，重写。把老外的VGA程序拿过来修改也不行；
杯具了，
AT070TN92 这个屏的手册的时序图 ，我就奇怪了他为什么画的怎么模糊，难道在想阴人？
Note 1: DE/SYNC mode select. Normally pull high.
When select DE mode, MODE=”1”, VS and HS must pull high.
When select SYNC mode, MODE= ”0”, DE must be grounded.
Note 2: When input 18 bits RGB data, the two low bits of R,G and B data must be
grounded.
Note 3: Data shall be latched at the falling edge of DCLK.
当MODE脚=1就是DE模式,VS,HS必须拉高；
当MODE脚=0就是SYNC（同步）模式 DE 必须接地；
手册里面的时序图是 HS VS DE 一起作用， 那就是 DE模式了？ 不是DE模式,VS,HS必须拉高； 难道是 HS VS DE一起作用？
当MODE脚=0就是SYNC（同步）模式 DE 必须接地； 那就是单单控制HS,VS就可以了吗？和VGA差不多？
我有一块接这个AT070TN92 液晶的板子 他用的是 240+2片25616控制刷屏，我量了下MODE是=0的，也就是SYNC 模式，要DE接地，我量了下DE脚也没有接地，也没有接到电源或240的IO上，可能是悬空的。 当时量过了。
明天继续搞搞看吧 |
阿莫论坛20周年了！感谢大家的支持与爱护！！
曾经有一段真挚的爱情摆在我的面前，我没有珍惜，现在想起来，还好我没有珍惜……
|
发表于 2010-11-10 15:50:20
楼主
