关于RTL怪现象！！

suxilong · 发表于 2010-10-15 21:07:52

以下代码编译通过后，进行RTL
module or_text(c,a,b,sel,d);
input a,b,c,sel;
output d;
reg d;
always @(a or b or sel or c)
case (sel)
1'b0 : d= a;
1'b1 : d= b;
default : d= c;
endcase
endmodule

发现了一个警告
Warning: Design contains 1 input pin(s) that do not drive logic
Warning (15610): No output dependent on input pin "c"

zhangxin0804 · 发表于 2010-10-15 23:48:33

我用的11.x的版本，综合后没有出现警告啊。。

seemrain · 发表于 2010-10-16 08:40:04

sel是1bit的，如何能有
1'b0 : d= a;
1'b1 : d= b;
default : d= c;

suxilong · 发表于 2010-10-16 09:41:11

回复【楼主位】suxilong 小苏
-----------------------------------------------------------------------
难道是版本问题！！！？？？
我的是9.1的！！！现在都11.x了！！哇
不过上面的代码中，如果sel换成两位的二进制就不会出现这个警告了！！！

suxilong · 发表于 2010-10-16 09:43:02

回复【1楼】zhangxin0804
-----------------------------------------------------------------------

嗯！！这个是个逻辑错误！！！
我是初学，只是为了验证case语句，没想到习惯就把default加了上去，谁不知其实所有条件已经都考虑，成了画蛇添足！！！

关于RTL怪现象！！

阿莫论坛20周年了！感谢大家的支持与爱护！！