IP核的结合问题，还请指教

barryyan2007 · 发表于 2010-8-24 21:25:19

大家好，小弟最近初学FPGA，看到书上内容讲到调用IP核那一章。

发现书上说RAM,FIFO之类的一般都用它的IP核，而不是自己写HDL,因为它的综合和资源等方面比自己写的verilog HDL还要好,而且在实际项目开发中还节约时间。

然后w我学着书上的方法，分别调用了RAM和FIFO的IP核，功能仿真以后，看到了正确结果。

但是现在我想能不能把几个IP核相结合，做个稍微复杂点的东西，不知道怎么组合，还请各位指教。

semonpic · 发表于 2010-8-24 21:31:43

可以用原理图的方法，也可以用HDL语言实例化。

barryyan2007 · 发表于 2010-8-26 08:51:10

回复【1楼】semonpic
-----------------------------------------------------------------------

谢谢你的回复。我的意思是，能不能用调用的IP核做个稍微复杂一点的实验。譬如将FIFO，RAM 什么结合起来做个东西，还请指教。

NJ8888 · 发表于 2010-8-26 09:46:00

这是我实际项目的多模块

(原文件名:多模块.JPG)

roasn · 发表于 2010-8-26 09:49:50

先学习什么叫例化，知道后就懂得怎么结合了

qi_anxiangqian · 发表于 2010-9-1 12:44:48

学习中

semonpic · 发表于 2010-9-3 00:28:11

IP 核就像IC,你从市面上买些IC，你也可以做一些简单的电路。但是如果你想做些复杂的东西，你可能要加个处理器，什么的。

yanzidao · 发表于 2010-9-3 08:49:00

学习，真高级

barryyan2007 · 发表于 2010-9-3 09:01:21

我知道了，谢谢提醒

IP核的结合问题，还请指教

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块