mobile DDR引脚连接

whyseu

本人最近在画一块板子，有几个问题想询问一下：# J2 k8 w6 j2 |1 D' @
1.mobile DDR的地址线和控制线能否直接连接cyclone iii FPGA，要不要加匹配电阻和别的什么，要加的话，电阻值在什么范围？
3 z( q" Q2 f. s. ^/ u2.DDR的地址和控制线能连接FPGA的任意IO PIN吗？还是必须连到某些特定的引脚？
) a6 k) z& P8 H6 V% O/ G4 c+ j$ F4 e3 GEDA365论坛网3.如果把mobile DDR和FPGA画在两块板子上，再通过接插件连接在一起，这样可以吗？如果可以的话，能否推荐一些适宜DDR这种高频的接插件？两块板子的接口有什么需要注意的地方吗？
8 _% y. V, n% M5 }  ]* uwww.eda365.com由于我之前未接触过DDR这种高频的东西，所以问题较多，还麻烦各位大侠不吝赐教！谢谢！

whyseu

本人最近在画一块板子，有几个问题想询问一下
1.mobile DDR的地址线和控制线能否直接连接cyclone iii FPGA，要不要加匹配电阻和别的什么，要加的话，电阻值在什么范围？
2.DDR的地址和控制线能连接FPGA的任意IO PIN吗？还是必须连到某些特定的引脚？
3.如果把mobile DDR和FPGA画在两块板子上，再通过接插件连接在一起，这样可以吗？如果可以的话，能否推荐一些适宜DDR这种高频的接插件？两块板子的接口有什么需要注意的地方吗？
由于我之前未接触过DDR这种高频的东西，所以问题较多，还麻烦各位大侠不吝赐教！谢谢！

cfqxdgr

DDR的引脚连接不是那么随意的，主要是它对相位有要求，altera有个文档，你可以去他网站上找找。可以参考cyclone iii starter kit里，上面有个DDR，加了匹配的电阻。有适用于高速高频的插接件，不过还是不推荐使用，DDR应该放在离FPGA比较近的位置上