|
我刚刚学cpld,用verilog写了一个10分频模块,请问计数器cnt在always里面赋值时是写成cnt【2:0】好呢,还是直接写成cnt好。本人有点懒,写成cnt了感觉方便,读起来也方便,不知道有没有其他影响。谢谢各位指教咯、、、、、
/*
模块名称:偶数分频
设计人员:
模块功能:说明:N分频则在计数器计到2N-1时输出翻转
修改计时器的位数可以达到任何偶数分频
端口说明:input clk\restb;
output out;
版本:v1.0 2010-5-20 新建
*/
module div(
clk,
restb,//低有效
out
);
input clk;
input restb;
output out;
wire clk;
wire restb;
reg out;
reg [2:0] cnt;//计数器
initial //初始化
begin
cnt=0;
out=0;
end
always @(posedge clk or negedge restb)
begin
if(~restb)//在if语句里面如果超过一句话就要用begin-end
begin//复位信号、全部清零
cnt<=0;
out=0;
end
else if(cnt==4)//计数器清零、输出翻转
begin
cnt<=0;
out=~out;
end
else //计数器递加
cnt<=cnt+1'b1;
end
endmodule |
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|