出问题了，震荡信号输出不正常。

ckvlhf

MSP430F169的最小系统版，把MCLK、SMCLK、ACK信号都输出，可是不管怎么设置只要选择MCLK是XT2上8M信号它就是不输出，输出的是DCO的100KHz信号，如果把MCLK信号源切换成XT1，就输出正常的32.768KHz，选择DCO输出的也是DCO的100KHz。
源码：
#include <msp430x16x.h>
#include <in430.h>

int main( void )
{
  // Stop watchdog timer to prevent time out reset
  WDTCTL = WDTPW + WDTHOLD;
  BCSCTL1=0;                           //XT2开启，XT1低频模式，ACLK无分频
  BCSCTL2=SELM_2+SELS;                 //MCLK源于XT2，SMCLK源于DCO
  TACCR0=16383;                        //半秒
  P3DIR|=0x10;                         //P3.4设置为输出
  P3OUT&=~0x10;                        //P3.4输出0
  TACTL=TASSEL_1+MC_1+TAIE;            //时钟源ACLK，模式1，开主计数器溢出中断
  P5SEL|=BIT4+BIT5+BIT6;
  P5DIR|=BIT4+BIT5+BIT6;
  _EINT();                             //开总中断
  while(1);

}

#pragma vector=TIMERA1_VECTOR
__interrupt void TAR_ISR(void)
{
switch(TAIV)
{
  case 0:
  //////////
  break;
  
  case 2:
  //////////
  break;
  
  case 4:
  //////////
  break;
  
  case 6:
  //////////
  break;
  
  case 8:
  //////////
  break;
  
  case 10:
  P3OUT^=0x10;                          //P3.4取反，板上有个LED，让它1秒闪一次
  break;
}
}

ckvlhf

可能是XT2在3.3V下频率超限自动切换到了DCO，正在研究。

ckvlhf

隐约记得是自动切换成DCO的原因，果然如此，datasheet中有如下说明：
Sourcing MCLK from a Crystal
After a PUC, the basic clock module uses DCOCLK for MCLK. If required,
MCLK may be sourced from LFXT1 or XT2.
The sequence to switch the MCLK source from the DCO clock to the crystal
clock (LFXT1CLK or XT2CLK) is:
1) Switch on the crystal oscillator
2) Clear the OFIFG flag
3) Wait at least 50 μs
4) Test OFIFG, and repeat steps 1-4 until OFIFG remains cleared.

现在已经解决

aoe123

回复【楼主位】ckvlhf
-----------------------------------------------------------------------

//时钟设置初始化
//***********************************
//在MSP430F1XX系列中，时钟模块的控制由3个寄存器来完成：DCOCTL，BCSCTL1及BCSCTL2
void init_clock(void)
{
        unsigned int i;

        //DCOCTL = 0xff;
        BCSCTL1 =XT2OFF&(~0x80);                         //XT2振荡器开启
           do
        {
                clrbit(IFG1,OFIFG);
                for (i = 0x0fff; i>0; --i);
        }while((IFG1 & OFIFG));

        Delay(10000);
        BCSCTL2 = SELM_2;//MCLK时钟源选为XT2CLK,8M
        //BCSCTL2 = SELM_2+DIVM_1 ;//MCLK时钟源选为XT2CLK,2分频
       
}

archi9966

回复【3楼】aoe123
-----------------------------------------------------------------------

赞！！