verilog数组初始化及双口RAM

grubby01

lattice xp2的片子

想在verilog里像C语言那样用数组，可是用了一段时间才发现，原来在verilog里面不是数组，而是寄存器，虽然用法相同，但是初始化就是个问题了，请高手给指点一下，如何初始化，最好给一个参考示例，谢谢了

对于使用文件对数组初始化，我也查到了如何生成文件，但是还不知道如何使用文件，请高手指点，最好给一下示例教程或代码

如何使用双口RAM？能给个教程吗？用memory generation tool生产以后不会用，如何添加到工程里面，如何在工程里面使用，还望高手指点

luhuizszw

关注中。。。

gaochunzy

直接在reset里面搞个for循环不就可以了，逻辑综合成异步清0.(可以在quartus的rtl viewer里面看到)
如果是数组的话，可以做个fsm，数据存储在rom（或者选择事先初始化的ram）。然后运行后fsm切换到
初始化状态，将rom里面的数据读出来初始化数组，不过这个必须串行操作了，因为rom的地址线每个时钟
只能有一个地址（组合逻辑中可以变化多个地址，但是出现竞争啊等问题）。
突然看到你用的是lattice的片子。不知道开发环境，不过如果你使用verilog的话，应该调用双口ram同quartus
里面相似吧。实例化加配置参数。

lsw0136

mark