自己DIY的单芯片逻辑分析仪 40M 采样率 16通道低成本

zclcom79 · 发表于 2010-4-1 14:52:07

自己刚刚 DIY 了一个单芯片逻辑分析仪最大40M 采样率，默认8通道，，最大16通道！

10M 以下，实时不间断采样深度！

10M ~ 20M ，由于PC usb传输的时间不确定性，会偶尔中断100us 左右！

20M ~ 40M ，每通道 4Kb 采样深度！

pc软件是在minila上修改的！

上图：

115.2K 波特率 uart (原文件名:uart1.JPG)

115.2K 波特率 uart (原文件名:uart2.JPG)

512K 波特率 uart (原文件名:uart3.JPG)

100K IIC 波形 (原文件名:i2c.JPG)

tear086 · 发表于 2010-4-1 15:12:13

帮楼主哥顶。

boy364100 · 发表于 2010-4-1 16:17:12

不错，不过不知道是不是用CY7C68013A~

zhs19850202 · 发表于 2010-4-1 19:29:26

SCH呢？

zclcom79 · 发表于 2010-4-1 21:30:21

回复【2楼】boy364100
不错，不过不知道是不是用CY7C68013A~
-----------------------------------------------------------------------

是的 Cy7C68014A ，电路简单，成本低

zclcom79 · 发表于 2010-4-1 21:37:28

回复【3楼】zhs19850202 哥
SCH呢？
-----------------------------------------------------------------------

目前在试验！而且电路很简单，没有什么外围电路，就是一块芯片，主要是软件，GPIF要熟悉，任何人都可以DIY，成本很低！

速度还可以！

准备下一步，加上端口保护，采样时钟控制，电平转化和数据缓冲，希望做到40MHz连续实时采样！

最近老板又安排了新的任务，自己DIY的时候少了，但是我会陆续完善这个，毕竟电路简单，成本低，参数还不错！

比不上FPGA的100M，但是比AVR的那个2us高出一大节！

适合我们穷人DIY。

另外，PC上的软件还在不断改善！

hecat · 发表于 2010-4-1 21:54:42

MARK!

winfuture · 发表于 2010-4-1 22:19:53

mark

chaplin1999 · 发表于 2010-4-1 22:31:13

MARK!

60333tim · 发表于 2010-4-1 22:56:23

mark

hongmark · 发表于 2010-4-1 22:58:35

什么时候可以公布啊?正有需要DIY一个

zclcom79 · 发表于 2010-4-2 08:03:35

回复【10楼】hongmark
什么时候可以公布啊?正有需要DIY一个
-----------------------------------------------------------------------

电路很简单，就是一个Cy7C68014A的最小系统（电源，晶振,Cy7C68014A芯片），68013A也是一样，不过68014A的功耗低！

准备搞一个数据缓冲，等有了结果，会一起公布！大家很容易DIY！

hongmark · 发表于 2010-4-3 13:24:12

我等您，谢谢回复【11楼】zclcom79
回复【10楼】hongmark
什么时候可以公布啊?正有需要DIY一个
-----------------------------------------------------------------------
电路很简单，就是一个Cy7C68014A的最小系统（电源，晶振,Cy7C68014A芯片），68013A也是一样，不过68014A的功耗低！
准备搞一个数据缓冲，等有了结果，会一起公布！大家很容易DIY！

-----------------------------------------------------------------------

好，我等您，谢谢！

zclcom79 · 发表于 2010-4-9 15:44:21

最近工作进展：

   搞到一块异步的高速FIFO 4KB，时钟可以到33MHz 左右！飞线试了一下GPIF的连续读取最大速度！

如果用FIFO的 EF标志作为判断条件，在48MHz时钟下，异步FIFO的最大read clk 只有 16Mhz ，也就是说，16M以下的，可以实现连续实时的采样！大于16M的，比如说 20M 。可以计算出来，1us 。FIFO中写入20 byte ，取走16 byte，存下4个，4KB的容量，需要1024 us的时间可以存满，此时采样数据丢失！也就是说，20M 采样率下，采样深度是1.6MB+8KB 。

如果不用EF标志，而用HF标志，那么异步FIFO的最大read clk 可以到 24Mhz，考虑到用HF标志，不是GPIF自动完成，需要FW干预，保守计算，在22MHz以下的，可以实现连续实时的采样！大于24MHz的，可以不用判断标志，因为不用担心取不到数据！计算采样深度的方法如上.

下一步，准备用TLC5510A 搞一个20M sps的虚拟示波器！我大致设计了一下架构！

可以分成简化版标准版，完整版！

简化版： Cy7C68013A 基板
逻辑分析仪功能！10M以下连续采样，10M以上，4KB深度！

标准版： Cy7C68013A 基板 + FIFO+ADC
逻辑分析仪+示波器功能！单通道示波器连续实时采样，8通道逻辑分析仪24M以下实时采样，24MHz以上，提供 MB 以上的深度！

完整版： Cy7C68013A 基板 + 2pcs FIFO + 2pcs ADC
16通道逻辑分析仪+ 2通道示波器功能！

价格上主要是 Cy7C68013A + FIFO + TLC5510A ，估计标准版的成本应该在100以下！不知道弟兄们有没有兴趣一起来做？

从性能上来看，逻辑分析仪和虚拟示波器可以满足日常大多数场合的需要！

框图 (原文件名:tu.JPG)

飞线的板子 (原文件名:img011.jpg)

QQ373466062 · 发表于 2010-4-9 17:11:43

Mark 等待

hongmark · 发表于 2010-4-10 13:06:19

mark

lanmse · 发表于 2010-4-15 09:53:38

支持楼主，出来定一个。。。

jimjimzixi · 发表于 2010-4-15 10:08:11

支持

ctl3432 · 发表于 2010-4-16 09:45:33

不错，这样东西应该值得做

KANGYD · 发表于 2010-4-20 19:29:46

这个有前途！呵呵

sangreal · 发表于 2010-4-21 08:43:43

关注中，mark下

1181zjf · 发表于 2010-4-21 08:46:35

mark

zclcom79 · 发表于 2010-4-21 14:19:20

汇报进度：

   工作比较忙，上一周进展较慢，ADC部分飞线初步验证 20MHz 下可以正常工作！现在着手用VC写PC端的示波器软件！

目前有一个问题，正在解决.

   USB 超过64KB之后，会重新发出请求，highspeed 的请求时间在125us左右，如果在20M的采样率下，这个间隔时间可能

会导致4K的FIFO存满，数据有丢失的危险！

   等问题大致解决之后，如果感兴趣的人多，我会公布电路图，希望有兄弟来画个PCB ，大家一起来DIY一批！

贴一个示波器软件测量 500K 锯齿波的图片！

(原文件名:Scope.JPG)

huangfc · 发表于 2010-4-22 09:18:36

我可以帮忙画PCB

KANGYD · 发表于 2010-4-22 10:07:10

上位机不用pc+vc，用arm+evc或labview，哈哈，体积就小多了，便携式

zclcom79 · 发表于 2010-4-22 16:53:49

估计明天可以上一份电路草图，不知道有多少人有兴趣？

说实话，我平时工作是做ARM软件的，这protel99，也就是勉强会用。

画图是一塌糊涂，如果有protel99的高手，希望可以重新排个版。

ctl3432 · 发表于 2010-4-23 06:28:54

支持楼主，希望看到楼主的电路图

eworker · 发表于 2010-4-23 08:09:37

不错

huangfc · 发表于 2010-4-23 09:21:19

回复【25楼】zclcom79
估计明天可以上一份电路草图，不知道有多少人有兴趣？
说实话，我平时工作是做ARM软件的，这protel99，也就是勉强会用。
画图是一塌糊涂，如果有protel99的高手，希望可以重新排个版。
-----------------------------------------------------------------------

没关系，只要连接没错就行。

我和你刚刚相反，我平时工作是画PCB的（allegro）。个人兴趣搞一下软件.

zhang..yb · 发表于 2010-4-23 13:04:26

关注！楼主加油！

zclcom79 · 发表于 2010-4-23 14:09:44

上传草图。

还有一部分时钟控制信号没有完成，因为时序部分还在斟酌！ADC的模拟前端还没有时间画！

其实电路很简单，cy7c68013A 作为usb 桥，TLC5510A作为ADC 来完成示波器的功能！

FIFO 做数据缓冲， 4245是做逻辑分析仪端口的隔离。DS1077 产生时钟。

ADC的模拟前端我认为电路不会很复杂，准备用3个运放，（一个射随，一个PGA，一个参考电压合成）。

准备用GPIF，如果不能满足连续采样的要求，就采用S FIFO ，电路上留了电阻可以跳线。

电路图画的比较粗糙，我说过，这protel99，也就是勉强会用。

会用protel99的兄弟，可以重新画一下，传上来。我后续再完善电路。

点击此处下载 ourdev_548657.rar(文件大小:9K) (原文件名:CY7C68014A.rar)

huangfc · 发表于 2010-4-23 14:12:09

protel啊，打不开，没办法。

KANGYD · 发表于 2010-4-24 11:41:16

呵呵，没有征得楼主同意擅自转为pdf，该打！

点击此处下载 ourdev_548860.pdf(文件大小:25K) (原文件名:Protel Schematic.pdf)

luting409 · 发表于 2010-4-27 14:54:01

楼主怎么显示啊？

szandy · 发表于 2010-5-4 14:05:04

这个有pc端程序上传吗？

boy364100 · 发表于 2010-5-6 14:00:35

不错，等待上位机程序

holts · 发表于 2010-5-14 13:58:38

这个要支持，　我有兴趣，　希望确保低成本，　很多项目做下去成本越做越高

fuxiangbo · 发表于 2010-5-14 15:14:33

我也有了....

(原文件名:hhh.jpg)

holts · 发表于 2010-5-14 16:46:20

回复【37楼】fuxiangbo “BOBO”
我也有了....

(原文件名:hhh.jpg)
-----------------------------------------------------------------------

楼上的，你的板子从哪弄的

fuxiangbo · 发表于 2010-5-14 18:23:07

(原文件名:IMG_2662.jpg)

fuxiangbo · 发表于 2010-5-22 14:01:43

回复【37楼】fuxiangbo “BOBO”
我也有了....

(原文件名:hhh.jpg)
引用图片
-----------------------------------------------------------------------

我自己啊...

fuxiangbo · 发表于 2010-5-22 14:02:37

回复【38楼】holts
回复【37楼】fuxiangbo “bobo”
我也有了....

(原文件名:hhh.jpg)
-----------------------------------------------------------------------
楼上的，你的板子从哪弄的
-----------------------------------------------------------------------

我自己的板子啊

tc34437335 · 发表于 2010-6-3 17:43:55

希望有套件提供

zhang..yb · 发表于 2010-6-4 09:42:01

顶！

andriy · 发表于 2010-6-5 13:27:58

不错

holts · 发表于 2010-6-11 16:35:59

lanmse · 发表于 2010-6-24 13:37:25

有成套的没，卖给我一个qq43879143

ITOUR · 发表于 2010-7-27 19:20:19

mark一下

GZLJZ · 发表于 2010-10-10 00:57:41

这个好贴，怎么就沉下去了呢，楼主跑了吗？

zclcom79 · 发表于 2010-10-11 10:00:09

说明一下！有的弟兄可能会把这个和usbee等同起来。其实不然，由于usb的传输不是独占带宽的。68013内部最大可以是4X1K 端点buf。

这个buf深度，有的时候是不能实现连续采样的。

还有一点，就是usbee是用的GPIF方式，这就是为什么采样最大到24M的原因。

我的方案，是用一个额外的FIFO和时钟电路，让68013工作在slavefifo模式，这样的话，采样的速度和连续性上都有保证！不过成本自

然就上去了！

chaplin1999 · 发表于 2010-10-11 10:11:20

回复【49楼】zclcom79
-----------------------------------------------------------------------

楼主，有样板出来了没？

easywater · 发表于 2010-10-25 00:06:00

mark 一下。

gaoyukun · 发表于 2011-4-18 11:13:12

mark~!

ledatou · 发表于 2011-4-18 11:43:55

mark留着以后学！

yfqzdh · 发表于 2011-4-18 12:54:03

mark

PaulTian · 发表于 2011-9-6 11:04:19

好东西呀，我找了好久了

knight99 · 发表于 2011-9-26 14:55:26

mark

mcupro · 发表于 2011-10-4 20:03:09

我在想，加上一个CPLD实现压缩存储应该可以达到24路10M，使用68013 SLAVE 同步FIFO模式，等有时间实验下。

jeoo8888 · 发表于 2011-10-17 13:27:32

回复【楼主位】zclcom79
-----------------------------------------------------------------------
支持楼主，出来后自已婚也要做一个

mcuprogram · 发表于 2012-12-29 21:30:56

zclcom79 发表于 2010-4-23 14:09
上传草图。

还有一部分时钟控制信号没有完成，因为时序部分还在斟酌！ADC的模拟前端还没有时间画！

PGA 是什么????

ywb888 · 发表于 2013-1-25 12:42:03

现在是一个什么状况了，楼主冒一下泡？

电子呆瓜 · 发表于 2013-4-27 23:59:12

楼主请教个问题呗？能不能给我看看你驱动da1077的代码啊？我控制不了它他输出的频率始终是25MHZ

C-MOS · 发表于 2013-4-28 23:23:01

虽然不清楚这个概念，但是帮顶！

电子呆瓜 · 发表于 2013-5-1 20:36:26

楼主，发现一个比较致命的缺点。 IFCLK输入频率下限为5MHZ 这样的话采样频率不就最底只能是这个了？

a20084666 · 发表于 2013-8-31 10:24:24

顶楼主，好厉害的说，哈哈

俞强 · 发表于 2013-9-29 16:06:45

mark，支持

IT农民工 · 发表于 2013-10-1 11:22:18

纯粹帮顶，有成品之后再自己弄个

aaasjc · 发表于 2013-10-15 11:21:44

看起来不错，我要学习

自己DIY的单芯片逻辑分析仪 40M 采样率 16通道 低成本

阿莫论坛20周年了！感谢大家的支持与爱护！！

自己DIY的单芯片逻辑分析仪 40M 采样率 16通道低成本