请教Verilog语言数组赋初值的问题

lsw0136 · 发表于 2010-3-26 10:12:27

我按照书上写的赋值，出现错误，程序如下

reg [0:3] Xrom [1:4];
Xrom[1] = 4'hA;
Xrom[2] = 4'hB;
Xrom[3] = 4'h1;
Xrom[4] = 4'h2;

把赋值部分去掉，就没有错误了

刚学verilog，不太会用，请高手指教，谢谢了

tear086 · 发表于 2010-3-26 10:15:42

reg不可以这样赋值，需要在always块内才可赋值。

wire可以，譬如：
wire [3:0] Xrom [4:1] = 16'h21BA;

kk2614755 · 发表于 2010-3-26 10:27:24

reg 是属于时序逻辑模块的

lsw0136 · 发表于 2010-3-26 10:27:46

明白了，谢谢

lsw0136 · 发表于 2010-3-26 10:28:42

reg 不是数组，是不是就可以直接赋初值了

muzilee84 · 发表于 2010-3-26 18:18:42

回复【4楼】lsw0136 SOLOMON
reg 不是数组，是不是就可以直接赋初值了
-----------------------------------------------------------------------

2楼说的很清楚了，REG只能在always中使用，它是用来控制逻辑的

Crazy_Bingo · 发表于 2010-5-29 06:15:36

数组是个好东西

gaochunzy · 发表于 2010-5-29 15:40:53

数组很耗资源的，建议还是使用ram吧。
reg属于时序逻辑资源，不能在always块外面赋值。
即使是wire型，也应该加上assign，表示连线吧。
堵塞赋值不是很好，建议使用非堵塞赋值 “<=” 用在同步电路中可以减少竞争等现象发生。

tear086 · 发表于 2010-5-29 15:45:33

回复【1楼】tear086 .COM 缺氧
-----------------------------------------------------------------------

补充一下，Verilog 2001中reg和wire都可在定义时初始化。譬如:
reg [3:0] temp = 4'hF;
wire [3:0] temp = 4'hF;

还有reg不一定就是寄存器，比如在组合逻辑alwyas块内，有时就是节点。不过在alwyas块内，就必须声明成reg。

参考：点击此处下载 ourdev_558079.pdf(文件大小:670K) (原文件名:Summary for IEEE Verilog 1363-2001.pdf)

wangbo19852008 · 发表于 2010-5-31 23:29:34

reg [3:0] xrom = 4'b0101;这个可以这样赋值，
但reg [0:3] Xrom [1:4]; 怎么赋值，初始化memory类型的怎么赋值？？？

xuwenjie · 发表于 2010-6-2 23:12:18

luy3728000 · 发表于 2010-6-4 22:12:41

亏你想得出这样赋值，呵呵。。

gliet_su · 发表于 2010-6-4 22:31:36

reg [0:3] Xrom [1:4];

always @(posedge clk or rst_n)
begin
if(!rst_n)
begin
   Xrom[1] <= 4'hA;
   Xrom[2] <= 4'hB;
   Xrom[3] <= 4'h1;
   Xrom[4] <= 4'h2;
end
else
begin
   其它程序
end
end

lions · 发表于 2011-10-31 17:54:56

经典。也搞笑。呵呵。

fjp790308446 · 发表于 2011-11-7 17:35:22

寄存器变量只能在always块赋值。。。。。

请教Verilog语言数组赋初值的问题

阿莫论坛20周年了！感谢大家的支持与爱护！！