大家一起来探讨下xilinx的fpgaI/O模块的原理图

dongzhiqing

Spartan ii (原文件名:IOB.jpg)


有几个问题：
            1.里面的Program Delay 是干嘛的？
            2.数据手册里说有可选的上拉和下拉，还有weak—keeper是干嘛的？各有什么区别？
            3.谁能解释一下里面的两个buffer是干嘛用的，还有三个寄存器。数据手册里很多英文名词不知道什么意思，还请阿亮等几位高手解释一下。

tear086

mark

dongzhiqing

1.对于问题2中的weak-keeper，我先找了官方网站上的一些资料：

Description
Keywords: Spartan-3, weak, keeper, I/O, IO, terminate, termination, bus, hold, DCI, XCITE, pullup, pull-up, pulldown, pull-down, resistor

The keeper circuitry is designed to hold a bus at a known value in the event that all drivers on that bus are disabled. The circuitry essentially consists of a pull-up or pull-down resistor. Will this feature work in the presence of DCI termination?


Solution
The keeper circuitry works on all I/Os (DCI or non-DCI) that are series terminated, such as LVTTL and LVCMOS. However, any parallel termination resistors (e.g., those used with SSTL or HSTL standards) prevent the keeper from performing its function because it is not as strong as the 50 Ohm pull-ups/downs.

In addition, since the keeper upsets the balance of such terminations, it is not activated for the DCI standards employing parallel termination (although the software might indicate this by accepting the KEEPER attribute without issuing an error message).
这是有人在官方网站上回答的问题。
我来翻译一下：
            问题：
            这个保持电路是为了当没有驱动的时候，使总线保持可知的电平。这个总线本质上是由一个上拉和一个下拉电阻组成的。那么这个功能在“计算机显示接口”还能用吗？
            答案：
           这个保持电路在所有的串行I/O上都有用，比如LVTTL电平和LVCMOS电平。但是在所有的并联的电阻（比如SSTL和HSTL中）都会阻止这个功能，因为他的驱动能力没有50欧姆的上下拉的能力强。
           另外，由于这个保持电路会影响终端的稳定，所以在DCI上的标准时不被使用的（当然你使用了软件也不会报错）。

dongzhiqing

问题2中的weak-keeper：
我的猜测：
       spartanii 不支持DCI的标准，但是从中我认为那个weak-keeper是就是可以选择的上下拉电阻，以保证当没有输入信号的时候稳定在一个特定的电平。

NJ8888

上面BUFFER是三态驱动控制，用于输出Z，下面用于声明BUFFER的端口，可以输出并把输出状态读回（比如你做SHIFT又没用中间信号量，要把刚才的输出转移到另一个IO输出就要能读回）

dongzhiqing

楼上说的好。
我再更正一下我上面理解的：
                        上拉电阻是在没驱动的时候保持可知的1，下拉电阻是保持0，weak-keaper是保持上一次的输入或输出，但驱动能力很弱，在一些电平里面不能使用。
再来猜测一下program delay：
1.program delay：是问了是引脚直接的信号同步，是根据内部的时钟分布决定的。但是具体不知道是为什么？

dongzhiqing

这坛子对fpga的热情不高吗？

minux

可编程延时可以调整DDR的DQ/DQS信号延时的，用于补偿PCB板上的延时不匹配。
另外，还可以用来补偿IFF的tsu和th。

dr2001

回复【6楼】dongzhiqing  
-----------------------------------------------------------------------

Xilinx的手册里尽管没有别的手册说的那么细，但多少是说了干什么用，基本结构的。

Program Delay就是一段可调长度的硅延迟线，可以在输入信号上增加几个步长的延迟。怎么用就看用户了，例如：在PCB没有搞好或需要动态补偿的情况下提供延迟补偿。

Week Keeper实际上是给不需要端接的单端信号准备的；端接的条件下，本身这个结构就可能影响端接。且不说Xilinx可能就是用的Keeper的等效电阻去做的DCI。

dongzhiqing

8楼的能不能把week keeper讲的详细点。
---------------------------------------------
什么是端接？还有怎么用keeper的等效电阻去做DCI？
什么是DCI，别见笑啊。

minux

DCI = Digitally Controlled Impedance

仔细看看高端FPGA的用户手册就明白了。

Nuker

端接就是终端负载阻抗匹配，主要用于差分信号或者DDR/DDR2的SSTL/SSTL2电平

antonine

mark

dr2001

回复【9楼】dongzhiqing  
-----------------------------------------------------------------------

Week Keeper简单理解为输出串电阻连接到输入的双稳态电路（典型为一个同相Buffer）。对外是那个输入端作为接口。
外边驱动能力弱的时候，等效于Keeper输出级串电阻输出（上下拉）；当外边的驱动强度足够高，能覆盖掉Keeper输出的时候，输入端就跟随外边的信号，而不是保持Keeper输出端的信号，这样就能Keep总线的最后状态。
可以看看TI Bus Driver带Keeper的手册，一般会画图。Xilinx手册好像有，我没太注意。