|
![](static/image/common/ico_lz.png)
楼主 |
发表于 2010-2-25 16:31:36
|
显示全部楼层
回复【11楼】qinxg
-----------------------------------------------------------------------
回复【11楼】qinxg
楼主误解了. 不需要进程, 只是简单的并行语句,不需要rd,wr的时钟逻辑.
-----------------------------------------------------------------------
-- mcufpga.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity arm_fpga is
port(
mcudata : inout std_logic_vector(7 downto 0);--8位数据
mcuaddress : in std_logic_vector(9 downto 0);--10位地址
wr : in std_logic......
-----------------------------------------------------------------------
哥们 ,能这么写吗?我调调试试把,怎么感觉好象优点问题啊,没有了WR RD 信号指令,单片机怎么读写FPGA内部RAM的数据? 相当于没有时序了啊 |
|