新手请教一个PWM的程序。

bestwyysx

module shiyan01 (iclk,rst,oclk);
input iclk;
input rst;
output [5:0]oclk;
reg [15:0]counter;
reg [5:0]off;
reg [15:0]pwmwidth;
reg [15:0]pwmperiod;
reg [2:0]counter1;
reg clk;
always @ (posedge iclk or negedge rst)
begin
if(!rst)
  begin
   counter<=0;
   pwmperiod<=16'b1000000000000000;
  end
else
  begin
   if(counter>=pwmperiod-1)
    counter<=0;
   else
    counter<=counter+1;
  end
end
always @ (posedge iclk or negedge rst)
begin
if(!rst)
  pwmwidth<=16'b0000000100000000;
else
  begin
   if(counter>=pwmwidth)
    off<=6'b111111;
   else
    off<=6'b000000;
  end
end
assign oclk=off;
endmodule
为什么我写的这个程序的输出一直是0，没有形成波形呢？

bestwyysx

有人能指点一下吗？

ngzhang

reset的高低是否有问题？

bestwyysx

没有吧？下降沿复位啊

ngzhang

我拿你的代码（verilog应当称之为代码，而不是所谓程序以示区别），跑了仿真。能出来波形。
testbench如下：

module shiyan01_tb;

        // Inputs
        reg iclk;
        reg rst;

        // Outputs
        wire [5:0] oclk;

        // Instantiate the Unit Under Test (UUT)
        shiyan01 uut (
                .iclk(iclk),
                .rst(rst),
                .oclk(oclk)
        );

        initial begin
                // Initialize Inputs
                iclk = 0;
                rst = 1;

                // Wait 100 ns for global reset to finish
                #100;
                rst = 0;
                #100;
                rst = 1;
        
                // Add stimulus here

        end
      
               
                always #10 iclk = ~iclk;
endmodule

bestwyysx

我也用MODSIM做过仿真的，输出一直是0，而且我下到板子上也是0，没变化

bestwyysx

`timescale 1ns/100ps
module shiyan01_tb  ;

  wire  [5:0]  oclk   ;
  reg    rst   ;
  reg    iclk   ;
  
  initial
  begin
      iclk=0;
      rst=1;
      #20 rst=0;
      #120 rst=1;
      #10000 $stop;
  end
  
  always #50 iclk=~iclk;
  
  shiyan01  
   DUT  (
       .oclk (oclk ) ,
      .rst (rst ) ,
      .iclk (iclk ) );

endmodule
这是我的TB

ngzhang

你仿真的时间太短了，加长100万倍看看。

bestwyysx

仿真时间加长了也没用啊

ngzhang

。。。先用我写的tb跑1秒看看。。。


(原文件名:pwm.jpg)

bestwyysx

恩，谢谢你，确实是仿真时间太短了

weidadejang

没看懂你这个！我最近也在搞CPLD的PWM 还没有摸到门！