开源逻辑分析仪在ALTERA（EP1C6Q240C8）平台上的初步验证成功！

logics · 发表于 2009-9-14 13:17:38

验证平台为年初自制的USB2.0视频采集开发板，尘封了几个月，锈迹斑斑.主要资源为EP1C6+IS61LV25616-10*2+EPCS4+CY7C68013A-128AXC，FPGA通过40pin排

线和子板相接.看了一下roasn 大侠 xilinx下的代码和原理图，硬件资源有点不一致1、SRAM地址线，控制线完全独立2、68013使用16位总线和FPGA通信 3、使

用24M有源晶振. 偷懒，部分FPGA IO 被强制接高或者接地来适应roasn 的硬件. 主要修改如下1、修改时钟单元，使用ALTERA PLL 来产生SLAVE FIFO 写时钟

和100M 时钟（把原先的48M降为40M提供给USB SLAVE FIFO时钟）。2、修改FIFO 部分，使用ALTERA LPM_FIFO实现。发一个板子图片和修改后的源码上来.
(EP1C6, QUARTUS II 8.1编译通过，消耗LE 大约1500个，占用EP1C6 23%)

FPGA1.2.rarourdev_480829.rar(文件大小:18K) (原文件名:FPGA1.2.rar)

验证平台：

(原文件名:LA.jpg)

昨天不能上传附件，今天补上原理图.（仅供参考）
CY7C68013-128+ALTERA EP1C6Q240ourdev_483704.pdf(文件大小:73K) (原文件名:原理图.pdf)

logics · 发表于 2009-9-14 13:45:05

工作界面抓图：
点击此处打开 ourdev_480834.jpg(文件大小:522K，只有400K以内的图片才能直接显示) (原文件名:test1.jpg)
点击此处打开 ourdev_480835.jpg(文件大小:402K，只有400K以内的图片才能直接显示) (原文件名:test2.jpg)

hgl0596 · 发表于 2009-9-14 20:50:12

找时间我也去验证下这个项目，楼主的板子挺大气, 应该是2层的吧看到电源线比较多。

bad_fpga · 发表于 2009-9-14 20:57:09

MARK,有空我也搞搞

zcllsn · 发表于 2009-9-14 21:20:44

谢谢!有空试验下~~~
不知道用PLL备频到200M,能不能实现200M采样?

cooleaf · 发表于 2009-9-21 09:31:11

有没有人在ACTEL的FPGA下试试啊？

h2feo4 · 发表于 2009-9-21 09:38:32

很漂亮

ny2000214 · 发表于 2009-9-21 09:44:13

mark

wahaha · 发表于 2009-9-21 09:47:06

mark~~

logics · 发表于 2009-9-22 08:36:07

昨天不能上传附件，今天补上原理图.（仅供参考）
CY7C68013-128+ALTERA EP1C6Q240ourdev_483704.pdf(文件大小:73K) (原文件名:原理图.pdf)

roasn · 发表于 2009-9-22 08:43:49

帮你把原理图更新到楼主位了

wahaha · 发表于 2009-9-22 21:23:22

原理图下载不了？

roasn · 发表于 2009-9-23 07:19:14

我试过，能下载啊

armok · 发表于 2009-9-23 07:54:07

Cool!

whym1987 · 发表于 2009-9-27 01:41:21

帅气

sdmcu51 · 发表于 2009-10-2 23:39:32

楼主还有剩余的pcb吗？

windowsce · 发表于 2009-10-2 23:43:04

为啥都用SRAM而不用SDRAM呢？毕竟SDR可以轻松配置1MB+的容量呀

gzhuli · 发表于 2009-10-3 00:10:41

【17楼】 windowsce
为啥都用SRAM而不用SDRAM呢？毕竟SDR可以轻松配置1MB+的容量呀
---------------------------
因为SRAM控制简单。SDRAM的latency问题造成存取速度不平均，需要有一级fifo缓冲，加上SDRAM控制器本身也比较复杂，使SDRAM的控制逻辑比SRAM复杂很多倍。

wodetianmyday · 发表于 2009-12-30 11:30:58

mark

wllf123 · 发表于 2009-12-30 12:58:09

mark

ljt8015 · 发表于 2010-3-1 22:21:08

mark!~~

zldiy · 发表于 2010-3-12 12:11:07

楼主能否上传CY68013的开发资料？想学学

student88 · 发表于 2010-6-13 10:14:22

Mark~~~~~~~~~~~

liitom · 发表于 2010-6-17 15:20:11

Mark~~~~~~~~~~~ Mark~~~~~~~~~~~

flyingcys · 发表于 2010-6-17 17:29:59

关注

avrwoo · 发表于 2010-6-17 20:02:06

MARK

weiyongwill · 发表于 2010-12-3 20:09:21

真不错。过段时间也搞一个。

colinh · 发表于 2011-8-18 15:33:10

楼主，上位机软件在哪里？？
我正好手上有个altera DE2的开发板，可以验证一下

logics · 发表于 2011-8-18 20:33:07

上位机用的是网站的开源项目LA。你搜索一下

tianbianzhu · 发表于 2011-8-29 14:49:58

坚决学习一下

zhangyunbo · 发表于 2012-2-28 13:28:28

mark...

chahu1227 · 发表于 2012-2-28 19:56:02

mark

xiaoge · 发表于 2012-4-1 11:07:25

学习下...

Julius20110 · 发表于 2012-4-11 13:03:08

收下啦！！！！！！！！！！！！真好弄这个

zzfd97 · 发表于 2012-5-3 08:48:57

最近下载不料，网站更新后好多老资料不能下

1027536069 · 发表于 2012-8-6 21:09:28

MARK

绿篱 · 发表于 2012-8-7 08:47:27

哈哈，正好我手里的也是EP1C6。。。回头移植到我板子上试试

绿篱 · 发表于 2012-8-7 14:19:44

幸好用的是verilog。。这下能学习下了。

mcuprogram · 发表于 2013-7-26 18:14:33

mark!

开源逻辑分析仪在ALTERA（EP1C6Q240C8）平台上的初步验证成功！

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块

开源逻辑分析仪在ALTERA（EP1C6Q240C8） 平台上的初步验证成功！

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块

开源逻辑分析仪在ALTERA（EP1C6Q240C8）平台上的初步验证成功！