双端口RAM控制问题

footballboy9 · 发表于 2009-4-27 10:39:37

一个项目中要用到双端口RAM芯片，双端口RAM的一端跟LPC2132连接，因为LPC2132的系统总线不开放，所以不能直接将双端口RAM挂接在LPC2132的系统总线上，想用并口模拟的方法连接双端口RAM：将双端口RAM的地址、数据以及控制线都跟LPC2132的普通I/O口连接，通过软件模拟双端口RAM的工作时序，控制双端口RAM，不知道这样做能不能实现。不过模拟总线的话估计双端口RAM的读写时间会比较长，控制程序也比较麻烦，但本项目对读写时间要求并不是很严格。请各位大侠帮忙分析一下。

dr2001 · 发表于 2009-4-27 13:02:05

没问题。
你要你的RAM是静态的，就可以。

footballboy9 · 发表于 2009-4-28 09:33:28

谢谢楼上的，回去试试，第一次做双端口RAM

footballboy9 · 发表于 2009-6-23 16:21:21

又来问老问题了
按照以上所说的方法已经制作了电路，双端口RAM用的是IDT70V26,因为项目中不用到写冲突，所以不用它的表志器功能，直接操作RAM,但对双端口RAM的写和读都不正确，请各位分析一下，以下为我得电路
I/O0L--I/015L,以及双端口RAM左端的控制信号都接LPC2138的I/O口，用I/O端口模拟总线时序

双端口RAM电路连接 (原文件名:Y}@%_{A}R4L$(}R($6I{0@5.jpg)
双端口RAM操作程序ourdev_455555.rar(文件大小:1K) (原文件名:idt7026.rar)

easier · 发表于 2009-6-27 17:56:23

双端口RAM控制问题 = Static RAM

haizaolan · 发表于 2009-6-28 11:48:23

既然你用的是IO口模拟RAM的读写时序，那么，可以单步跟进一下程序，检查一下时序是不是都满足？这个比较容易；要是时序约束条件都满足的话，看看还会不会有问题。

footballboy9 · 发表于 2009-7-3 10:21:14

已经调通了，原因是以前I/O模拟的总线时序不对，修改之后一切OK。参考周立功公司发布的I/O口模拟总线程序。
程序如下：LPC21389 I/O口模拟16位总线时序程序ourdev_457990.rar(文件大小:1K) (原文件名:exbus.rar)

star_tale · 发表于 2016-9-27 15:17:59

mark，收藏备用，拿走多谢

jiki119 · 发表于 2016-9-27 15:47:47

IO口完全模拟51的读写时序，几个周期下来，也是比51MCU跑得快的。
只要你的时序正确就好！
前几年，我在项目中，用过，不过，2端总线都是标准8051总线。
LPC21XX模拟理论上是没问题的。

双端口RAM控制问题

阿莫论坛20周年了！感谢大家的支持与爱护！！