|
注释是我加上去的,刚初学,望高手指教
module LED(clk,LED,PWM);
input clk;//clk为输入端
output LED;//LED输出端
reg [4:0] PWM;
reg [23:0] cnt;//设置CNT 1个 24 位寄存器
always @(posedge clk) cnt<=cnt+1;// 上升沿到来 非阻塞赋值
wire [3:0] PWM=cnt[23]?cnt[22:19]:~cnt[22:19];
always@(posedge clk) PWM <= PWM[3:0]+PWM;//这句是什么意思啊?
assign LED=PWM[4];//用assign 定义逻辑线,为什么要用assign ?
endmodule
用Quartus 6.0编译,提示有两个错误:
Error (10149): Verilog HDL Declaration error at LED.v(9): identifier "PWM" is already declared in the present scope
Error (10112): Ignored module "LED" at LED.v(1) due to previous errors |
阿莫论坛20周年了!感谢大家的支持与爱护!!
知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)
|