|
本帖最后由 dukelec 于 2018-6-10 14:26 编辑
这个坛子的朋友都满有水准,一下就定位到核心设计。
没错,核心思想就是 低速仲裁 + 高速通信,我 09 年参加一个校企联合项目,做煤矿用皮带机综合保护器的时候想到并测试可用的。
低速部分通常不超过 1Mbps, 如果需要兼容传统设备,那么两个部分的波特率设置相同即可。(片子也可以配置为传统模式,不开仲裁,这样可以在冲突概率不高的情况下实现全高速。)
CAN FD 的原理也是如此,但它有一个错误帧的机制(另见 40 楼对此机制的评论),所以即使是高速通讯部分,也不可以使用推挽输出,所以 CAN FD 说是能到 12Mbps, 实际顶多顶多 5、6Mbps.
用 MCU 去模拟 CDBUS 协议性能不够,做不到很高的速率,且功耗会比较高。
我本来是可以用某国产 FPGA 来代替 Lattice 的器件,可以便宜一些,但它没有 Lattice 的器件小巧,而且我最开始用的是 Lattice 的 SWG16 封装的同型号的片子,只有 16 个脚的 BGA, 片子大小 1.409 x 1.409 mm, 小到没朋友,不过它没有 PLL 所以弃用。
我不仅没有打磨丝印,还把原理图和 PCB 开放出来了(见 29 楼)。。。
接下来的降成本分两步走,第一步开一颗自己的芯片,第二是跟 MCU 公司合作,让他们集成 CDBUS 控制器。 |
|