FPGA module实现一个功能需要几个百输入输出，怎么写比较优...

三年模拟 · 发表于 2021-11-19 11:26:02

FPGA需要实现300个16bit的寄存器功能，提供给arm读写，arm和fpga通过fsmc来通信，现在问题来了，这个接口怎么写比较优雅，我目前按照图片那边的实现方式，我感觉比较难以维护和管理，我有强迫症，感觉实现起来不舒服。

y595906642 · 发表于 2021-11-19 11:27:56

定义一个16*n的矩阵

wye11083 · 发表于 2021-11-19 11:31:04

reg [300*16-1：0]。。。
for-generare赋值

chxzh123 · 发表于 2021-11-19 11:35:13

本帖最后由 chxzh123 于 2021-11-19 11:37 编辑

//mcu localbus
//input wire             mcu_bus_clk    ,//localbus_ale
inout wire [15: 0] mcu_lbs_dat    ,//localbus_data
input wire [23:16] mcu_bus_adr ,//localbus_addr
//input wire             mcu_bus_ale ,//localbus_ale
input wire             mcu_bus_rdx ,//localbus_rdx
input wire             mcu_bus_wrx ,//localbus_wrx
input wire             mcu_bus_csx ,//localbus_csx
output  wire             mcu_bus_nwt ,//localbus_ale

我们是这样搞的，也是407的fsmc

三年模拟 · 发表于 2021-11-19 14:09:27

wye11083 发表于 2021-11-19 11:31
reg [300*16-1：0]。。。
for-generare赋值

大佬，case 那边有什么办法简写，一行行太费劲了

三年模拟 · 发表于 2021-11-19 14:11:33

wye11083 发表于 2021-11-19 11:31
reg [300*16-1：0]。。。
for-generare赋值

ab是 arm的读写地址

whatcanitbe · 发表于 2021-11-19 14:19:17

三年模拟发表于 2021-11-19 14:11
ab是 arm的读写地址

能不能共享下fsmc读写部分的代码

三年模拟 · 发表于 2021-11-19 14:20:23

whatcanitbe 发表于 2021-11-19 14:19
能不能共享下fsmc读写部分的代码

搜索论坛i-core里面的

ackyee · 发表于 2021-11-19 14:34:57

三年模拟发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了

把有规律的循环的代码用matlab 的打印功能来输出再粘贴上去

tianheyun12 · 发表于 2021-11-19 16:28:12

这种奇特要求真实长见识。

prow · 发表于 2021-11-19 16:40:39

三年模拟发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了

notepad就自带列编辑功能啊！！！！

denike · 发表于 2021-11-19 16:50:32

直接用内部一个RAM块就行吧

prow · 发表于 2021-11-19 17:01:09

其实接口可以做成9bit地址＋16bit数据，模块内部做译码

colinzhao · 发表于 2021-11-19 17:04:51

写成二进制比较优雅，领导一看，工作成果丰满，加薪！

wye11083 · 发表于 2021-11-19 17:40:17

三年模拟发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了

我不是说了，输出用for-generate，输入没办法，写个程序生成，或者excel生成。

PaulDE · 发表于 2023-10-14 15:09:18

为什么不定义一个结构体 record

ibmx311 · 发表于 2023-10-14 17:55:33

什么叫码农

laciel666 · 发表于 2024-6-6 09:56:44

三年模拟发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了
(引用自5楼)

声明成vector，然后就直接写
for(i=0;i<range,i=i+1) begin
if(ab=i)
out = db;
else
out = 0;
end

FPGA module实现一个功能需要几个百输入输出，怎么写比较优...

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

浏览过的版块