为什么PCIE子卡插在距离cpu近的插槽上不行，远的反倒是可以

狂羁青马 · 发表于 2021-7-29 09:05:54

做了cpu mother board和PCIE子卡（子卡PCIE走线5500mil），发现子卡插在距离cpu近的插槽上反倒不行，远的插槽倒是好一些，但是上电速率都会跳变，不稳定。不是距离越短越好么？在想是不是跟信号完整性有关，反射啥的

wye11083 · 发表于 2021-7-29 09:26:49

FPGA卡？上电时间？PCIE有检测时间限制，超过200ms就可能检测不到了。速率跳变你CPU直接拉一根长线出来？那么可能线宽线距达不到要求，信号衰减过大。

狂羁青马 · 发表于 2021-7-29 09:49:26

wye11083 发表于 2021-7-29 09:26
FPGA卡？上电时间？PCIE有检测时间限制，超过200ms就可能检测不到了。速率跳变你CPU直接拉一根长线出来？那 ...

gpu卡，如果是上电时间，不同的插槽不应该有差异啊，最近的插槽就是cpu直拉出来的才2200mil,衰减的话不应该走线长才衰减吗，现在距离远的插槽稳定些，信号衰减反倒可以
买的gpu卡没问题，插到母板上稳定。做的pcie子卡插到PC机上也可以，但是我发现PC机上的插槽距离cpu也比较远，难道插槽距离cpu远一点更好。。。

wye11083 · 发表于 2021-7-29 09:51:07

狂羁青马发表于 2021-7-29 09:49
gpu卡，如果是上电时间，不同的插槽不应该有差异啊，最近的插槽就是cpu直拉出来的才2200mil,衰减的话不应 ...

大概率你走线问题。你可以研究一下。另外，pcie 3.0要求更高，8gt/s，处理不好很难用。

狂羁青马 · 发表于 2021-7-29 16:06:30

wye11083 发表于 2021-7-29 09:51
大概率你走线问题。你可以研究一下。另外，pcie 3.0要求更高，8gt/s，处理不好很难用。 ...

我现在PCIE2.0都搞不定呢，pcie3.0不敢搞了都

monkeynav · 发表于 2021-7-30 10:26:41

看你说的情况，我觉得是连接器有问题，或者地层连续性有问题。这种问题直接用tdr就可以查了，插槽那边塞进去一个最便宜的板卡，割断差分线对地各焊接43R电阻（差分86R），cpu那边压上去tdr探针。注意pcie2.0及以上是85R差分阻抗

狂羁青马 · 发表于 2021-7-30 15:26:10

monkeynav 发表于 2021-7-30 10:26
看你说的情况，我觉得是连接器有问题，或者地层连续性有问题。这种问题直接用tdr就可以查了，插槽那边塞进 ...

1.地层都是连续的，而且相邻两层都是完整地平面，倒是走线进入插槽的时候压了花焊盘，可能有点影响
2.TDR需要专门设备吧，我这边还没有用过，cpu是BGA封装怎么放TDR探针，你是想测量cpu到插槽走线的阻抗连续性？
3.cpu手册明确要求阻抗85欧姆，头铁走了100欧姆，当时先做的gpu子卡走线控制了100欧姆，考虑到阻抗连续性cpu母板也走了100欧姆
4.有没有什么办法在走线上面串串电阻啥的调整一下阻抗呢，走线上预留了电阻位置，万一是走线问题，减小反射

monkeynav · 发表于 2021-7-30 19:43:26

本帖最后由 monkeynav 于 2021-7-30 19:47 编辑

狂羁青马发表于 2021-7-30 15:26
1.地层都是连续的，而且相邻两层都是完整地平面，倒是走线进入插槽的时候压了花焊盘，可能有点影响
2.TDR ...

截图看看你怎么画的吧，我估计就是阻抗没对搞坏了。tdr直接探针压在裸板cpu焊盘上就行。
我做pcie3.0用的普通fr-4 4层板，线拉了20cm，都没要求jlc控制阻抗。做出来非常稳定，眼图好。但是我做之前先画了个共面波导的小板，用网分测试了实际阻抗，后面pcie的板子阻抗大概率是对的。

mrf245 · 发表于 2021-7-31 21:31:59

CPU板插其他好的3.0板卡有类似现象吗？

狂羁青马 · 发表于 2021-8-9 10:35:09

mrf245 发表于 2021-7-31 21:31
CPU板插其他好的3.0板卡有类似现象吗？

CPU最高支持3.0，现在用的2.0, 3.0用不到，测试过买的两个pcie2.0×1，两个pcie2.0×4子卡，都很稳定，但是其中一个pcie2.0×4子卡会小概率出现2.5g×4速率的情况，测试800多次扫描设备，其中20次会链成PCIE1.0速率
自己做的GPU子卡就很不稳定，链路速率和lane都是瞎跳还会丢失设备。自己做的子卡插到买的机箱里又很稳定，但也会小概率出现2.5g×4速率的情况。我在想会不会跟我的子卡走线5500mil长度有关，cpu插槽2200mil，我看pice规范好像子卡要求走线不超3500mil，我这边cpu走线长度短，子卡走线长。
我看正常情况是cpu槽走线长，子卡走线都很短，不知道有没有影响

狂羁青马 · 发表于 2021-8-9 10:39:13

monkeynav 发表于 2021-7-30 19:43
截图看看你怎么画的吧，我估计就是阻抗没对搞坏了。tdr直接探针压在裸板cpu焊盘上就行。
我做pcie3.0用的 ...

TX端电容没有靠近插槽，而是放在了cpu端不知道有影响不

myiccdream · 发表于 2021-8-9 11:51:49

狂羁青马发表于 2021-8-9 10:39
TX端电容没有靠近插槽，而是放在了cpu端不知道有影响不

1、3.0要做85ohm 阻抗
2、规范是所规定的长度是一个通用标准。PCIE3.0 从CPU的PIN 到 devcie的PIN 总长不要超过14inch.
3、插槽的孔，VIA要走差分过孔（你的layout没有）
4、cap下面做隔层参考。你似乎也没做
5、PCIE 的lane 并没有强调要 lane group 等长，你那做法并没有好处，而且明显违背了 intel强调的5H/7H原则

狂羁青马 · 发表于 2021-8-9 17:59:07

myiccdream 发表于 2021-8-9 11:51
1、3.0要做85ohm 阻抗
2、规范是所规定的长度是一个通用标准。PCIE3.0 从CPU的PIN 到 devcie的PIN 总长不 ...

1.我这边所有pcie2.0子卡都是100欧姆阻抗，当时考虑阻抗连续性,cpu就走了100欧姆阻抗，走85欧姆可以吗子卡都是pcie2.0 100欧姆阻抗
2.我看到不光总长，好像对子卡走线长度有约束
3.插槽的孔，VIA要走差分过孔（你的layout没有）？这句话什么意思
4.确实没做隔层参考，耦合电容还放在了cpu端
5.走线确实比较近，存在串扰？？但是别的子卡可以啊

myiccdream · 发表于 2021-8-9 22:55:29

本帖最后由 myiccdream 于 2021-8-9 22:56 编辑

狂羁青马发表于 2021-8-9 17:59
1.我这边所有pcie2.0子卡都是100欧姆阻抗，当时考虑阻抗连续性,cpu就走了100欧姆阻抗，走85欧姆可以吗子 ...

1.3.0 就是85ohm。1.0 2.0是100ohm. 如果你是3.0 ，请走85。另外注意你的AC耦合电容是220nf。
2、从CPU到Device 总长大约是14inch。
   你如果知道主板走了多长。你子卡的长度和主板的长度加起来不要超过这个长度就好，
   如果不知道主板的长度，那就老老实实的不要超过规范的要求。
   当然14inch是以前某个的CPU的要求，你可以去查一下最新的。
3、差分过孔和电容隔层，你随便在网上找个主板就好了。intel的所有器件都有说明，你看一下就好。
4、去求助主板厂家，用intel的工具老老实实跑pcie3.0眼图，比这这瞎求助好得多(不一定是走线问题，上电时序也是有要求的)

monkeynav · 发表于 2021-8-10 11:39:18

myiccdream 发表于 2021-8-9 22:55
1.3.0 就是85ohm。1.0 2.0是100ohm. 如果你是3.0 ，请走85。另外注意你的AC耦合电容是220nf。
2、从CPU ...

pcie2.0是70-105欧，按100欧设计几乎是极限了

狂羁青马 · 发表于 2021-8-10 19:48:14

myiccdream 发表于 2021-8-9 22:55
1.3.0 就是85ohm。1.0 2.0是100ohm. 如果你是3.0 ，请走85。另外注意你的AC耦合电容是220nf。
2、从CPU ...

在哪里可以看到PCIE3.0的布线规范呢，pcie sig貌似非会员无法下载资料，intel官网找了好久也没找到，你说的intel每个cpu都有pcie的布线规范说明？

为什么PCIE子卡插在距离cpu近的插槽上不行，远的反倒是可以

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源