搜索
bottom↓
回复: 43

请教FPGA可以设计IC吗?模拟IC也能设计?

[复制链接]

出75入8汤圆

发表于 2019-9-3 16:59:54 | 显示全部楼层 |阅读模式
请教FPGA可以设计IC吗?模拟IC也能设计?听说华为第一款芯片就是FPGA设计的。

阿莫论坛20周年了!感谢大家的支持与爱护!!

你熬了10碗粥,别人一桶水倒进去,淘走90碗,剩下10碗给你,你看似没亏,其实你那10碗已经没有之前的裹腹了,人家的一桶水换90碗,继续卖。说白了,通货膨胀就是,你的钱是挣来的,他的钱是印来的,掺和在一起,你的钱就贬值了。

出0入0汤圆

发表于 2019-9-3 17:01:22 | 显示全部楼层
FPGA全称是现场可编程“门”阵列

出0入0汤圆

发表于 2019-9-3 17:01:42 | 显示全部楼层
怎么可能设计模拟IC

出75入8汤圆

 楼主| 发表于 2019-9-3 17:06:49 | 显示全部楼层
a136498491 发表于 2019-9-3 17:01
FPGA全称是现场可编程“门”阵列

谢谢,是不是可以设计IC?

出75入8汤圆

 楼主| 发表于 2019-9-3 17:07:05 | 显示全部楼层
atonghua 发表于 2019-9-3 17:01
怎么可能设计模拟IC

那就是可以设计数字的了?

出0入0汤圆

发表于 2019-9-3 18:09:40 | 显示全部楼层
设计数字ic需要用HDL语言,fpga只是用来验证你的设计

出0入0汤圆

发表于 2019-9-3 18:20:36 来自手机 | 显示全部楼层
用来验证数字IC,话说量大了肯定ASIC为主,便宜多了。

出75入8汤圆

 楼主| 发表于 2019-9-3 18:41:14 | 显示全部楼层
gui401 发表于 2019-9-3 18:09
设计数字ic需要用HDL语言,fpga只是用来验证你的设计

谢谢,原来如此。

出0入25汤圆

发表于 2019-9-3 18:41:30 | 显示全部楼层

ASIC也是用Verilog写的,,写好后可以综合到FPGA上验证下

不过只能验证逻辑,,验证不了时许要求,,电路综合到ASIC上和综合到FPGA上后是完全不同的

FPGA就是一大堆RAM查找表,,和ASIC里面的电路结构完全不同,,

出75入8汤圆

 楼主| 发表于 2019-9-3 18:41:33 | 显示全部楼层
瑜先生 发表于 2019-9-3 18:20
用来验证数字IC,话说量大了肯定ASIC为主,便宜多了。

谢谢,学习学习。

出75入8汤圆

 楼主| 发表于 2019-9-3 18:42:17 | 显示全部楼层
XIVN1987 发表于 2019-9-3 18:41
ASIC也是用Verilog写的,,写好后可以综合到FPGA上验证下

不过只能验证逻辑,,验证不了时许要求,,电路 ...

谢谢,看来是有关联的。

出335入17汤圆

发表于 2019-9-3 19:04:00 | 显示全部楼层
很多IC原型,都是FPGA进行验证的。

出0入0汤圆

发表于 2019-9-3 19:09:01 来自手机 | 显示全部楼层
那各位大神,模拟电路用什么语言设计?

出0入8汤圆

发表于 2019-9-3 19:37:08 | 显示全部楼层
mangolu 发表于 2019-9-3 19:09
那各位大神,模拟电路用什么语言设计?

应该不用语言,当年是用cadence画版图

出0入84汤圆

发表于 2019-9-3 19:39:26 | 显示全部楼层
模拟电路用Verilog怎么写?想想都知道不可能,FPGA是数字的~

出0入0汤圆

发表于 2019-9-3 19:54:35 来自手机 | 显示全部楼层
mnhi124 发表于 2019-9-3 19:37
应该不用语言,当年是用cadence画版图

那模拟电路没有描述语言?

出0入0汤圆

发表于 2019-9-3 20:16:29 | 显示全部楼层
mangolu 发表于 2019-9-3 19:54
那模拟电路没有描述语言?

参考SPICE模型。我觉得这算是模拟电路描述语言了。

举个例子,下面是描述LM324运算放大器的SPICE模型
  1. *//////////////////////////////////////////////////////////
  2. *LM324 Low Power Quad OPERATIONAL AMPLIFIER MACRO-MODEL
  3. *//////////////////////////////////////////////////////////
  4. *
  5. * connections:      non-inverting input
  6. *                   |   inverting input
  7. *                   |   |   positive power supply
  8. *                   |   |   |   negative power supply
  9. *                   |   |   |   |   output
  10. *                   |   |   |   |   |
  11. *                   |   |   |   |   |
  12. .SUBCKT LM324/NS    1   2  99  50  28
  13. *
  14. *Features:
  15. *Eliminates need for dual supplies
  16. *Large DC voltage gain =             100dB
  17. *High bandwidth =                     1MHz
  18. *Low input offset voltage =            2mV
  19. *Wide supply range =        +-1.5V to +-16V
  20. *
  21. *NOTE: Model is for single device only and simulated
  22. *      supply current is 1/4 of total device current.
  23. *      Output crossover distortion with dual supplies
  24. *      is not modeled.
  25. *
  26. ****************INPUT STAGE**************
  27. *
  28. IOS 2 1 5N
  29. *^Input offset current
  30. R1 1 3 500K
  31. R2 3 2 500K
  32. I1 99 4 100U
  33. R3 5 50 517
  34. R4 6 50 517
  35. Q1 5 2 4 QX
  36. Q2 6 7 4 QX
  37. *Fp2=1.2 MHz
  38. C4 5 6 128.27P
  39. *
  40. ***********COMMON MODE EFFECT***********
  41. *
  42. I2 99 50 75U
  43. *^Quiescent supply current
  44. EOS 7 1 POLY(1) 16 49 2E-3 1
  45. *Input offset voltage.^
  46. R8 99 49 60K
  47. R9 49 50 60K
  48. *
  49. *********OUTPUT VOLTAGE LIMITING********
  50. V2 99 8 1.63
  51. D1 9 8 DX
  52. D2 10 9 DX
  53. V3 10 50 .635
  54. *
  55. **************SECOND STAGE**************
  56. *
  57. EH 99 98 99 49 1
  58. G1 98 9 POLY(1) 5 6 0 9.8772E-4 0 .3459
  59. *Fp1=7.86 Hz
  60. R5 98 9 101.2433MEG
  61. C3 98 9 200P
  62. *
  63. ***************POLE STAGE***************
  64. *
  65. *Fp=2 MHz
  66. G3 98 15 9 49 1E-6
  67. R12 98 15 1MEG
  68. C5 98 15 7.9577E-14
  69. *
  70. *********COMMON-MODE ZERO STAGE*********
  71. *
  72. *Fpcm=10 KHz
  73. G4 98 16 3 49 5.6234E-8               
  74. L2 98 17 15.9M
  75. R13 17 16 1K
  76. *
  77. **************OUTPUT STAGE**************
  78. *
  79. F6 50 99 POLY(1) V6 300U 1
  80. E1 99 23 99 15 1
  81. R16 24 23 17.5
  82. D5 26 24 DX
  83. V6 26 22 .63V
  84. R17 23 25 17.5
  85. D6 25 27 DX
  86. V7 22 27 .63V
  87. V5 22 21 0.27V
  88. D4 21 15 DX
  89. V4 20 22 0.27V
  90. D3 15 20 DX
  91. L3 22 28 500P
  92. RL3 22 28 100K
  93. *
  94. ***************MODELS USED**************
  95. *
  96. .MODEL DX D(IS=1E-15)
  97. .MODEL QX PNP(BF=1.111E3)
  98. *
  99. .ENDS
  100. *$
复制代码


出0入0汤圆

发表于 2019-9-3 20:22:33 来自手机 | 显示全部楼层
fnems 发表于 2019-9-3 20:16
参考SPICE模型。我觉得这算是模拟电路描述语言了。

举个例子,下面是描述LM324运算放大器的SPICE模型

哦,那有像verilog这样的业界标准吗?

出0入0汤圆

发表于 2019-9-4 00:43:38 | 显示全部楼层
mangolu 发表于 2019-9-3 19:09
那各位大神,模拟电路用什么语言设计?

有Verilog-A

出200入2554汤圆

发表于 2019-9-4 00:54:01 来自手机 | 显示全部楼层
数字电路因为可以抽象成最小项,对应简单的门,因而可以用矩阵穷举,ram切换矩阵节点实现电路重构;你模拟电路怎么抽象?光一个三极管共射共基共集电就得多少路切换开关,所以基本没法重构模拟电路

出0入0汤圆

发表于 2019-9-4 07:46:40 来自手机 | 显示全部楼层
模拟电路就是手工画,然后电脑仿真。很难验证,有些流片厂有MPW,类似打样板那种,也很贵,且有固定日期,不能随时做。

出75入8汤圆

 楼主| 发表于 2019-9-4 08:11:52 | 显示全部楼层
kokoc_power 发表于 2019-9-3 19:04
很多IC原型,都是FPGA进行验证的。

谢谢,以前不了解FPGA

出75入8汤圆

 楼主| 发表于 2019-9-4 08:12:44 | 显示全部楼层
mnhi124 发表于 2019-9-3 19:37
应该不用语言,当年是用cadence画版图

99SE行不?

出75入8汤圆

 楼主| 发表于 2019-9-4 08:13:06 | 显示全部楼层
boyiee 发表于 2019-9-3 19:39
模拟电路用Verilog怎么写?想想都知道不可能,FPGA是数字的~

说的对,以前以为是一样的。

出75入8汤圆

 楼主| 发表于 2019-9-4 08:13:36 | 显示全部楼层
fnems 发表于 2019-9-3 20:16
参考SPICE模型。我觉得这算是模拟电路描述语言了。

举个例子,下面是描述LM324运算放大器的SPICE模型

谢谢,看不懂。

出75入8汤圆

 楼主| 发表于 2019-9-4 08:14:08 | 显示全部楼层

是吧,看看。

出75入8汤圆

 楼主| 发表于 2019-9-4 08:15:03 | 显示全部楼层
t3486784401 发表于 2019-9-4 00:54
数字电路因为可以抽象成最小项,对应简单的门,因而可以用矩阵穷举,ram切换矩阵节点实现电路重构;你模拟 ...

谢谢,好像有点高深。

出75入8汤圆

 楼主| 发表于 2019-9-4 08:16:02 | 显示全部楼层
zhangyidao 发表于 2019-9-4 07:46
模拟电路就是手工画,然后电脑仿真。很难验证,有些流片厂有MPW,类似打样板那种,也很贵,且有固定日期, ...

是吧,现在仿真还是很发达了吧,这个仿不了?

出335入17汤圆

发表于 2019-9-4 09:11:19 | 显示全部楼层
模拟的,好象都是先用常规元件设计出来,然后不停仿真,仿真过了再流片试,

出75入8汤圆

 楼主| 发表于 2019-9-4 12:23:34 | 显示全部楼层
kokoc_power 发表于 2019-9-4 09:11
模拟的,好象都是先用常规元件设计出来,然后不停仿真,仿真过了再流片试, ...

是吧,用啥画?用啥仿真?会99SE可以搞不?

出75入8汤圆

 楼主| 发表于 2019-9-4 12:27:25 | 显示全部楼层
iam514 发表于 2019-9-4 12:26
cadence virtuoso, Linux下的,
如果你想了解, 我可以发虚拟机给你。

没有WINDOWS ?LINUX不习惯啊。

出75入8汤圆

 楼主| 发表于 2019-9-4 13:48:47 | 显示全部楼层
iam514 发表于 2019-9-4 12:39
没有  ic软件基本上都是Linux的

真的是第一次听说,谢谢,我自己看看再说。

出150入640汤圆

发表于 2019-9-4 17:36:37 | 显示全部楼层
FPGA在IC设计中所起的作用是培训学习和验证!当然了,也可以在一些特别的场合代替ASIC。

出75入8汤圆

 楼主| 发表于 2019-9-4 19:11:37 | 显示全部楼层
dragonlands 发表于 2019-9-4 17:36
FPGA在IC设计中所起的作用是培训学习和验证!当然了,也可以在一些特别的场合代替ASIC。 ...

好的,谢谢,学习一下。

出0入0汤圆

发表于 2019-9-5 15:50:26 | 显示全部楼层
本帖最后由 fnems 于 2019-9-5 15:53 编辑
t3486784401 发表于 2019-9-4 00:54
数字电路因为可以抽象成最小项,对应简单的门,因而可以用矩阵穷举,ram切换矩阵节点实现电路重构;你模拟 ...


三极管有等效电路。真实有源元件都可以抽象成若干基础元件构成的电路。
基础元件包括无源元件(电阻、电容、电感),源(理想电流源、理想电压源、受控电流源/电压源)和理想二极管。
三极管的简单等效模型可以由电阻、电流控理想电流源、理想二极管构成。复杂一点还要考虑高频的响应特性。
可以参考模拟电子电路教材。SPICE模型的核心思想就是把模拟电路中各种有源元件用等效模型替代。
在我发的LM324运放SPICE模型例子里面,能看到引用了很多三极管模型、理想二极管模型和无源元件。

有了三极管等效模型,基于三极管的共射、共基、共集电电路无非就是加一点外围元件。

出200入2554汤圆

发表于 2019-9-5 18:16:22 | 显示全部楼层
fnems 发表于 2019-9-5 15:50
三极管有等效电路。真实有源元件都可以抽象成若干基础元件构成的电路。
基础元件包括无源元件(电阻、电 ...

我说的是模拟电路不能重构(参照FPGA重构概念),并不是说没法设计。

计算机里爱怎么仿真(SPICE/MATLAB)都行,但是一到光刻到实体芯片中,模型就定死了;
相对应的 FPGA/CPLD 是光刻到实体后,还可以改电路模型的,此即重构。

出0入0汤圆

发表于 2019-9-5 19:40:17 | 显示全部楼层
本帖最后由 fnems 于 2019-9-5 19:42 编辑
t3486784401 发表于 2019-9-5 18:16
我说的是模拟电路不能重构(参照FPGA重构概念),并不是说没法设计。

计算机里爱怎么仿真(SPICE/MATLAB ...


理解错了,重构… 只知道有板路级的模拟开关,勉强有点重构的意思。大规模、IC级的重构模拟电路,感觉不太可行啊

出200入2554汤圆

发表于 2019-9-5 19:59:01 | 显示全部楼层
fnems 发表于 2019-9-5 19:40
理解错了,重构… 只知道有板路级的模拟开关,勉强有点重构的意思。大规模、IC级的重构模拟电路,感觉不 ...

所以这个说不定是个未来的方向,如果模拟电路都支持重构了,真心又一大发明。

出0入0汤圆

发表于 2019-9-5 20:48:46 | 显示全部楼层
t3486784401 发表于 2019-9-5 19:59
所以这个说不定是个未来的方向,如果模拟电路都支持重构了,真心又一大发明。
...


大规模数字门电路、时序电路有广泛应用场景。
相比之下稍大点规模的模拟电路,我能想到的只有收音机、发射机这类射频电路(对应到IC上似乎就是基带芯片和射频芯片吧),以及某些仪表仪器。

现在想象不出可配置的大规模模拟电路应用场景会是什么呢。或者有了技术之后自然会生长出相应需求?

出0入0汤圆

发表于 2019-9-5 21:23:23 | 显示全部楼层
FPGA是做数字逻辑的

出0入0汤圆

发表于 2019-10-15 20:24:03 | 显示全部楼层
我理解的FPGA是一款通用性数字可编程逻辑门电路芯片,由ram资源、逻辑门资源、pll锁相环等资源构成,可通过硬件描述语言对分布资源进行描述,综合成网表,配置到芯片中完成指定的功能。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-10-3 18:25

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表